SU842773A1 - Устройство дл обмена информацией - Google Patents

Устройство дл обмена информацией Download PDF

Info

Publication number
SU842773A1
SU842773A1 SU792792988A SU2792988A SU842773A1 SU 842773 A1 SU842773 A1 SU 842773A1 SU 792792988 A SU792792988 A SU 792792988A SU 2792988 A SU2792988 A SU 2792988A SU 842773 A1 SU842773 A1 SU 842773A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
block
address
subscriber
Prior art date
Application number
SU792792988A
Other languages
English (en)
Inventor
Александр Лаврентьевич Ланцов
Роман Богданович Дунец
Original Assignee
Специальное Конструкторско-Технологи-Ческое Бюро Физико-Механическогоинститута Ah Украинской Ccp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторско-Технологи-Ческое Бюро Физико-Механическогоинститута Ah Украинской Ccp filed Critical Специальное Конструкторско-Технологи-Ческое Бюро Физико-Механическогоинститута Ah Украинской Ccp
Priority to SU792792988A priority Critical patent/SU842773A1/ru
Application granted granted Critical
Publication of SU842773A1 publication Critical patent/SU842773A1/ru

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  организации обмена информацией между вычислительными и периферийными устройствами, в частности, при обмене информацией между микропр цессорами . Известно устройство дл  обмена информацией,содержащие блок прио&итета , выходной генератор сигнала, блок обнаружени  паузы, входной каскад 1 . Недостаток этих устройств - низкое быстродействие и ограниченные функциональные возможности. Наиболее близким к предлагаемому по технической сущности  вл етс  уст ройство дл  обмена информацией, содержащее блок приоритета, блок синхронизации , блок обнаружени  паузы, блок дешифрации, соединенные входами-выходами с соответствующими входами-выходами устройства, блок комму тации, счетчик времени, схему сравнени , счетчик сообщений, блок запроса и блок формировани  управл ющих сигналов, причем выход блока синхронизации соединен с первыми входами ока коммутации и счетчика времени, вторые входы которых соединены с выходом блока приоритета и первым входом блока синхронизации, вторыми входом и выходом подключенного соответственно к выходу блока дешифрации и через счетчик сообщений к первому входу схемы сравнени , соединенной вторым входом и выходом с соответствующими выходом и входом блока запроса 2. Недостаток этого устройства состоит в ограниченной области применени , Ч.ТО обусловлено невозможностью нара (щивани  числа абонентов. Цель изобретени  - расширение области применени  устройства. . Поставленна  цель достигаетс  тем,. что в устройство, содержащее селектор синхроимпульсов и блок приоритета , входа-выходы которь х подключены к внешней магистрали устройства, адресный блок .и блок обнаружени  паузы, входы которых соединеныс внешней магистралью устройства, коммутатор и схему срав1{ени , первым входом соединенную через счетчик сообщений с выходом селектора синхроимпульсов , причем первый вход-выход коммутатора соединен с внешней магистралью устройства, введены блок .пам ти, коьлмутационный регистр, селектор сигнала запуска и группа
абонентских блоков, причем первые входы-выходы абонентских блоков группы соеци иены с внешней магистралью, а вторые входы-выходы - со вторымв ; 6д6м-выходом коммутатора и с первыми входами блока пам ти и селектора запуска, первым и вторым выходами соединенного соответственно с первым входом блока приоритета и вторым входом блока пам ти, выходы которого подключены соответстенно ко второму сравнени  и первому входу кок&1утатора, вторым входом соединенного с первым выходом адресного блока, а третьим - с выходом коммутационного регистра, первый вход ко торого подключен к выходу схемл сравнени  и второму входу блока приоритета , а второй-п тый входы - соответственно к выходам селектора синхроимпульсов , блока приоритета, блока обнаружени  паузы и второму выходу адресного блока, группа входов-выходов каждого абонентского блока  вл етс  соответствующей группой абоненских входов-выходов устройства, кроме того абонентский блок содержит матрицу узлов сопр жени , входвыход синхронизации которых соединен с первым входом-выходом блока, и узел коммутации, вход-выход которого  вл етс  вторым входом-выходом блока, причем информационный вход узла сопр жени  i-той строки и j-ro столбца (1 1,М, j I,N) соединен с j-тым выходом узла-коммутации, а управл ющие вход и выход соответственно с управл ющим выходом узла сопр жени  i-той строки и j-1-го столбца и управл ющим входом узла сопр жени  i-той строки и j+1-го столбца, соответствующие выходы узла коммутации и абонентские входывыходы узлов сопр жени   вл ютс  гру пой входов-выходов блока, кроме того узел коммутации содержит дешифратор состо ни  прокладки маршрута и дешифратор обнаружени  паузы, входы которых соединены с адресной шиной входа-выхода узла, дешифратор группового адреса и группу элементов коммутации, информационные входы которых подключены к шине состо ни  входа-выхода блока, элемент И, элемент ИЛИ и триггер, причем выход триггера соединен с управл ющими входами элементов коммутации группы , выходы которых и адресна  шина входэ-выхода блока  вл ютс  соответству щими выходами узла, выходы дешифратора состо ни  прокладки MapuipyTa соединены соответственно с первыми входами элемента И и элемента ИЛИ, выход дешифратора группового адреса .соединен со вторым входом элемента И, выходом подключенного ко второму входу элемента ИЛИ, входы триггера соединены соответственно с-выходом элемента ИЛИ и выходом дешифратора обнаружени  паузы, причем узел сопр жени  содержит дешифратор собственного адреса и дешифратор состо ни  прокладки маршрута, входы которых соединены соответственно с адресной шиной и шиной состо ни  информационного входа узла,а выходы соответственно с первым и вторым входами первого элемента И, выходом подключенного к первому входу первого триггера , выход которого соединен с первыми входаг да второго и третьего элементов И, дешифратор сигнала чтени записи , соединенный входом с шиной состо ни  информационного входа узла, а выходами - соответственно со вторым входом второго элемента И и первыми входами четвертого, п того и шестого элементов И, второй вход третьего элемента И подключен куправл ющему входу узла, выходы второго и третьего элементов И соединены соответственно с первым и вторым входами элементов ИЛИ, второй вход которого соединен с управл ющим входом первого эле иента коммутации, подключенного информационным входом к выходу генератора тока, а выход - со входом второго элемента коммутации, вычитающим входом вычитател  и первым входом второго триггера, выходом подключенного ко второму входу п того элемента И, первый вход-выход второго элемента коммутсщии соединен со входом-выходом синхронизации узла, а второй входвыход - с ВЫХОДОМпервого элементакоммутации и суммирующим входом вычитател , выход которого соединен со вторым входом шестого элемента И и входом элемента задержки, первым выходом подключенного ко вторым входам второго триггера и четвертого элемента И, а вторым выходом - со вторым выходом первого триггера, выходы п того и шестого элементов И и п тый выход дешифратора сигнала чтени -записи  вл ютс  группой управл ющих шин абонентского выхода узла, выход четвертого элемента И  вл етс  управл ющим выходом узла.
На фиг, 1 приведена блок-схема уст .ройства; на фиг. 2 - функциональна  схема адресного блока; на фиг. 3 - то же блока приоритета; на фиг. 4 - то же, коммутационного регистра; на фиг. 5 - то же, коммутатора; на фиг. 6 - то же, абонентского блока; на фиг. 7 - то же узла коммутации; на фиг. 8 - то же узла сопр жени .
Устройство содержит блок 1 обнаружени  паузы, адресный блок 2, блок 3 приоритета, селектор 4 синхроимпульсов , счетчик 5 сообщений, схему . 6 сравнени , селектор 7 сигналов запуска,блок 8 пам ти,коммутационный регистр 9, коммутатор 10, абонентские блоки 11, внешнюю магистраль 12, внутреннюю магистраль 13, шину 14 синхро низации . Блок 2 содержит дешифратор
15 состо ни  прокладки маршрута, де-i шифратор 16 формата, узел 17 выделени  адресов, дешифратор 18 адреса устройства. Блок 3 включает триггер 19, элемент 20 коммутации (ключ), схему 21 сравнени , диод 22, элемент И 23. Коммутационный регистр состоит из триггеров 24 - 27, элементов И 28 - 30, элемента ИЛИ 31. Коммутатор 10 (фиг. 5) содержит элементы 32-40 коммутации (двухнаправленные ключи) и датчик 41 кода АДРЕС АБОНЕНТА. Абонентный блок 11 включает узел 42 коммутации и матрицу 43 УЗЛОВ сопр жени , которые расположены в одной строке матрицы, относ тс  к одному абоненту и обслуживают соответствующую группу разр дов абонен±а. Абоненты, подключенные к одному блоку И, образую,т группу абонентов, заданную групповым адресом. Узел 42 содержит дешифратор 44 состо ни  прокладки маршрута, дешифратор 45 обнаружени  паузы, триггер 46, элементы 47 коммутации (ключи) элемент И 48, элемент ИЛИ 49 дешифратор 50 группового гщреса. Узе 43 содержит дешифратор 51 состо ни  прокладки Маршрута, дешифратор 52 сигналов чтени -записи, триггеры 53 и 54, элементы коммутации (двухнаправленные ключи) 55 и 56, вычитатель 57, элемент задержки 58, элементы И 59 - 64 и ИЛИ 65, генератор 66 тока и дешифратор 67 собственного адреса абонента. На выходе дешифратора 62 формируютс  следующие сигналы: А - номер регистра, участвующего в обмене, S - Признак данных с наращиваемой разр дностью по секци м, С - признак данных, имеющих общее значение во всех секци х (например, адрес, код микрокоманды и др.), R - признак операции чтени , W - признак операции записи.
Блок 1 обнаруживает свободное (не зан тое) состо ние магистрали 12 блок 2 - обрабатывает адресную информацию в процессе установлени  св зи между абонентами (прокладки маршрута Формат адресной информации представл етс  трем  пол ми. Первое поле содержит адрес устройства, второе - групповой адрес (номер блока 11) и третье поле - собственный адрес абонента (номер строки в блоке 11). Границы полей могут задаватьс  внешней настройкой, в зависимости от соотношени  в системе числа устройств обмена, числа абонентских блоков и числа абонентов в абонентских блоках. Блок 3 предназначей дп  передачи во внешнюю магистраль 12 приоритета, приписанного данному устройству. Селектор 4 с кхрримпульсов выдел ет импульсы, синхронизующие обмен информации и формируете каждым из абонентов, участвующих в обмене. С помощью селектора 4
формируетс  импульс, при по влении Ъа шине синхроимпульсов одновременно от каждого абонента. Счетчик 5 сообщений производит подсчет количества сообщений в процессе обмена. Схема 6 сравнени  осуществл ет сравнение количества данных, уже участвовавших в обмене; с количестврм сообщений, заданных на выходе блока 8 пам ти.Селектор 7 сигналов запуска выдел ет н4 внутренней магистрали 13 кодовую
0 комбинацию ЗАПУСК, по которому в блок 8 осуществл етс  загрузка еектора обмена, а также запускблока З.Блок 8 пам ти предназначен дп  хранени  векторов обмена, с помощью которых задаетс  адрес внутреннего абонента,
5 расположенного в рассматриваемом устройстве и адрес внешнего абонента, наход щегос  в другом устройстве обмена, а также количество сообщений и их тип. Коммутационный регистр 9
0 осуществл ет управление работой коммутатора 10 в процессе прокладки маршрута и обмена данными. Коммутатор 10 производит переключение информации в зависимости от режима ра5 боты устройства (активный или пассивный ) и фазы обмена (прокладка маршрута или собственно обмен данными) Блок 11 служит дл  подключени  абоЯентов к внутренней магитсрали 13
0 в соответствии с действующим на ней адресом.
Устройство работает следующим образом .
Перед началом, обмена информацией
5 один из абонентов заполн ет блок пам ти векторами обмена. Така  операци  загрузки блока пам ти может автоматически производитьс , например после .включени  питани  устройства.
Устройство может работать в актив0 ном режиме, если запрос на обмен исходит от внутреннего абонента, или в пассивном режиме, если источник запроса находитс  в другом устройстве обмена. В процессе обмена разли5 чаютс  две фазы - прокладка маршрута, когда устанавливаетс  св зь с каждым ,из абонентов, и фаза собственно обмена , котора  начинаетс  после получени  подтверждений от каждого из
0 абонентов об установлении св зи.
В исходном состо нии счетчик 5, триггеры 19, 24 - 27, 46, 53, 54 наход тс  в состо нии О. ключи 20, 32 - 40, 47, .55, 56 зак5 рыты, на выходах дешифраторов 15, 18, 44, 50, 51 сигналы отсутст6уют, на вход селектора 7 сигналы запуска не поступают.

Claims (2)

1.Авторское свидетельство СССР по за вке 2588239/18-24,
кл. G 06 F 3/04, 1978.
2.Авторское свидетельство СССР по за вке 2713809/18-24,
КЛ G Об F 3/04, 16.01.79(прототип).
(риг. 7
От свае
ктори OmcxfKfAfKfffff KHOiuemfQfut . t
КК9ННУ
тациffftlfOfty
petvciKРУ9
Кцашстрали ti
(Put.f
Ксвкщ/ г1 сопр жени  VJ Риг. 7 К CfflOfW ffOflfffXf ffuft f3
От секции con KiKfffait J КщинеИ
SU792792988A 1979-07-09 1979-07-09 Устройство дл обмена информацией SU842773A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792792988A SU842773A1 (ru) 1979-07-09 1979-07-09 Устройство дл обмена информацией

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792792988A SU842773A1 (ru) 1979-07-09 1979-07-09 Устройство дл обмена информацией

Publications (1)

Publication Number Publication Date
SU842773A1 true SU842773A1 (ru) 1981-06-30

Family

ID=20839244

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792792988A SU842773A1 (ru) 1979-07-09 1979-07-09 Устройство дл обмена информацией

Country Status (1)

Country Link
SU (1) SU842773A1 (ru)

Similar Documents

Publication Publication Date Title
GB1491823A (en) Time stages for pcm tdm switching networks
SU842773A1 (ru) Устройство дл обмена информацией
US4060698A (en) Digital switching center
SU1104500A1 (ru) Многоканальное микропрограммное устройство ввода-вывода
SU962907A1 (ru) Устройство св зи дл вычислительной системы
US3967245A (en) Traffic signal control device with core memory
US4218588A (en) Digital signal switching system
SU809209A1 (ru) Устройство анализа маршрутовСООбщЕНий и упРАВлЕНи пРОцЕССОМКОММуТАции B СЕТи СВ зи
SU1128254A1 (ru) Устройство приоритета
SU746492A1 (ru) Коммутационное устройство дл вычислительной системы
RU1784986C (ru) Устройство дл обращени двух процессоров к общему блоку пам ти
SU941978A1 (ru) Устройство дл обмена информацией
SU1001070A1 (ru) Система дл обмена данными между информационными процессорами
SU1381523A2 (ru) Многоканальное устройство дл сопр жени источников информации с вычислительной машиной
SU1548789A1 (ru) Устройство дл диагностировани цифровых блоков
RU2145434C1 (ru) Модуль системы программного управления
SU1383374A1 (ru) Устройство дл контрол интерфейса ввода-вывода
SU1667071A1 (ru) Устройство управлени обращени ми
SU760101A1 (ru) Многоканальное устройство для управления очередностью в системе обмена информацией
JPS61184086A (ja) 時間スイツチ回路
SU1437870A2 (ru) Многоканальное устройство дл сопр жени источников информации с вычислительной машиной
SU1411767A1 (ru) Система коммутации
SU1458873A2 (ru) Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали
RU2020560C1 (ru) Устройство для подключения источника информации к общей магистрали
SU1297069A1 (ru) Устройство дл сопр жени внешних устройств с общей пам тью