SU830400A1 - Веро тностное устройство дл реше-Ни СиСТЕМ лиНЕйНыХ АлгЕбРАичЕСКиХуРАВНЕНий - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано при построении устройств для решения систем линейных алгебраических уравнений по методу итераций.

Известны вероятностные устройства' $ для решения систем линейных алгебраических уравнений,.содержащие преобразователи число-вероятность, блоки умножения и сложения, генератор случайных чисел, интеграторы корней, запоминающее устройство для хранения значений коэффициентов и свободных членов систем линейных алгебраических ур авнений л- го порядк а гад и 15

Недостатком таких устройств является большая аппаратурная сложность, что вызвано необходимостью применения л²* схем для линейного преобразования число-вероятность.

Наиболее близким техническим решением к предлагаемому является, вероятностное устройство для решения систем линейных алгебраических уравнений, содержащее последовательно соединенные динамические запоминающее устройство, первый блок ключей, блок преобразователей число-вероятность блок регистров сдвига, второй блок ключей, блок умножения, блок сложения, блок интегрирования, третий блок ключей, управляющий вход которого соединен с управляющим входом второго блока ключей и с выходом счетчика, генератор тактовых импульсов, выход которого соединен с управляющим входом первого блока ключей, входом синхронизации блока- регистров сдвигд и входом генератора случайных чисел, выход которого подключен к управляющему входу блока преобразователей число-вероятность,блок задержки, входы которого соединены с выходами блока сложения, а выходы - с входами блока умножения.

В этом устройстве процесс вычислений организован в последовательном виде. При этом в динамическом запо3 минающем устройстве (ЗУ) хранятся все коэффициенты и свободные члены ibjj (i ,j=1 ,2,3. . η) . Процесс считывания из динамического ЗУ организован так, что на первый блок ключей передаются в первом такте синхронизации η чисел (1=1,2.../1), во втором такте η коэффициентов (j=1 ,2.../)) в третьем такте η коэффициентов (j=J,2...,n) и т.д. В блоке преобразователей число-вероятность осуществляется в каждом такте параллельное преобразование η этих чисел в бинарные символы, вероятности появления которых численно равны величинам преобразуемых чисел. После этого символы записываются в блок регистров сдвига, состоящий из η регистров сдвига. После заполнения регистров вероятностными отображениями, что фиксируется во времени процессом переполнения счетчика, происходит выполнение очередной итерации и.

Недостатком этого устройства является низкое быстродействие при вычислении корней системы линейных алгебраических уравнений, что связано с тем,что длительность каждой итерации определяется временем заполнения всех разрядов блока регистров сдвига п^· вероятностными отображениями чисел^ ? Другими словами каждая

К-я итерация выполняется за η тактов частоты генератора тактовых импульсов.

тем, ре40

Цель изображения - увеличение быстродействия устройства.

Поставленная цель достигается что вероятностное устройство для шения систем линейных алгебраических уравнений, содержащее последовательно соединенные блок динамического запоминания, первый блок ключей, блок преобразователей число-вероятность, блок регистров сдвига, второй блок ключей, блок умножения, блок сложения, блок интегрирования, третий блок ключей, выход которого является выходом устройства, счетчик, выход которого соединен с управляющими входами второго и третьего блоков ключей, генератор случайных чисел, выход которого соединен с управляющим входом преобразователей число-вероятность, генератор тактовых импульсов, выход которого соединен с управляющим входом первого блока ключей, входом синхронизации блока регистров сдви

830400 4 гаи входом генератора случайных чи сел, блок задержки, входы которого соединены с соответствующим выходами блока сложения, а выходы с соответствующими входами блока умножения, дополнительно содержит первый и второй блоки инверторов элемент И, первый и второй элементы ЗАПРЕТ разрешающие входы которых соединены с выходом генератора тактовых импульсов, входы первого блока инверторов соединены с соответствующими выходами блока задержки, а выходы - с соответствующими входами первой группы входов элемента И,' входы входного блока инверторов соединены ссоответ-= ствующими выходами блока преобразователей число-вероятность, а выходы с соответствующими входами второй группы входов элемента И, выход которого соединен с запрещающими входами первого и второго элементов ЗАПРЕТ, выход первого элемента ЗАПРЕТ соединен с управляющим входом блока динамического запоминания устройства, а выход второго элемента ЗАПРЕТ - со входом счетчика.

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 динамического запоминания, вход 2 управления блока динамического запоминания, первый элемент ЗАПРЕТ 3, генератор 4 тактовых импульсов, генератор 5 случайных чисел, счетчик 6,запрещающий вход 7, первого и второго логических элементов ЗАПРЕТ, первый блок 8 ключей,блок 9 преобразователей число-вероятность, блок 10 регистров сдвига, второй элемент 11 ЗАПРЕТ, второй блок 12 ключей, блок 13 умножения, блок 14 сложения, блок 15 интегрирования, третий блок 16 ключей, блок 17 задержки, первый $Ьок 18 инверторов, элемент И 19, второй блок 20 инверторов.

Выходы блока 1 динамического запоминания соединены с выходами первого блока 8 ключей, выходы которого соединены с входами блока 9 преобразователей число-вероятность, выходы которого подключены к рого блока 20 инверторов и блока 10 регистров сдвига, торого соединены с входами блока 12 ключей, выходы которого соединены с входами блока 13 умножения, выходы которого подключены к входам входам вток входам выходы ковторого

I блока 14 сложения, выходы которого соединены с входами блока 17 задержки и с входами блока 15 интегрирования, выходы которого соединены с входами третьего блока 16 ключей, управляющий вход которого соединен с управляющим входом второго блока 12 ключей с выходом счетчика 6. Выход генератора 4 тактовых импульсов соединен с управляющим входом первого блока 8 ключей, входом синхронизации блока 10 регистров сдвига, с разрешающими входами первого и второго логических элементов ЗАПРЕТ 3 и 11 и с входом генератора 5.случайных чисел, выход которого подключен к управляющему входу блока 9 преобразователей число-вероятность. Выход первого логического элемента ЗАПРЕТ 3 соединен с входом 2 управления блока 1 , а запрещающий вход - с запрещающим входом второго логического элемента ЗАПРЕТ 11 и выходом логического элемента И 19, первая группа входов которого подключена к выходам первого блока 18 инверторов, входы которого соединены с выходами блока · 17 задержки и с входами блока 13 умножения . Вторая группа входов логического элемента И 19 соединена с выходами второго блока 20 инверторов, входы которого подключены к выходам блока 9 преобразователей число-вероятность. Выход второго логического элемента ЗАПРЕТ 11 соединен с входом счетчика 6.

Устройство работает следующим образом.

По первому импульсу (такту) из генератора 4 тактовых импульсов, первые η чисел β; (i = 1 ,2 . л.п) через первый блок ключей 8 передаются на блок 9, состоящий из η преобразователей число-вероятность, где осуществляется их преобразование в бинарные случайные символы (0 или 1) с вероятноетями появления, численно равными величинам соответствующих преобразуемых чисел . Эти символы далее записываются в первые разряды каждого из празрядных регистров сдвига блока 10. Одновременно в счетчик 6 емкостью η добавляется единица. По следующему такту генератора тактовых импульсов на выходы блока 1 поступают η чисел (j=1»2..,n) которые после преобразования в блоке 9 преобразователей число-вероятность записываются в

830400 . 6 виде вероятностных отображений в первые разряды каждого из регистров сдвига блока 10, причем ранее написанная в них информация передается во вторые разряда регистров. Содержимое счетчика 6 увеличивается на единицу. Этот процесс длится до тех пор, пока ή не будут заполнены все η разрядов регистров блока 10 регистров сдвига, причем ранее записанная в них информация передается во вторые разряды регистров. Содержимое счетчика 6 увег личивается на единицу. При этом происходит переполнение счетчика 6. По сигналу переполнения осуществляется передача содержимого регистров блока 10 на блок 13 умножения. При этом как и в схеме известного устройства происходит реализация зависимости

К ^ХГ номер итерации; значение корня системы линейных алгебраических’ уравнений п-го порядка;

β^ - приведенные коэффициенты этой системы.

Результат каждой итерации записывается в блок 15 интегрирования, где происходит статистическое усреднение, поступающих бинарных символов в каждой итерации и, таким образом, за К итераций вырабатывается несмещенная оценка корней Х^ системы алгебраических уравнений.

Очевидно, что время вычисления этих оценок равно

Т= кпф (2) где t - длительность тактового интервала генератора тактовых импульсов.

Появление сомножителя(п) в ( 2)связано с необходимостью заполнения регистров сдвига в блоке 10.

В предлагаемом устройстве время вычислений существенно снижается за счет того, что не в каждой итерации требуется полного заполнения регистров сдвига в блоке 10. Действительно как видно из (1 ) в случае, если все отображения χί^Ο и β*^^+Ί =0, то _х(К+4)=0_{э и} таким образом ясно, что 4 „ · дальнейшее заполнение регистров лишено смысла и можно перейти к следующей итерации, т.е. снова преобразовать β; в бинарные случайные сим830400 8 волы. Если в этом случае вероятностные отображения (5^ оказываются нуле.выми, то вновть итерация завершается после одного такта генератора тактовых импульсов и т.д. до появления хотя бы одного ненулевого вероятностного отображения из вектора . При Сэтом если все отображения .=0 и отображения =0, то на выходе логического элемента И 19 присутствует ю сигнал - логическая 1, который по запрещающему входу 7 первого и второго логических элементов ЗАПРЕТ 3 и 11 препятствует перемещению информации в блоке 1 динамического запоминания и 15 добавлению приращений в счетчик 6.

Claims (4)

1. (54) ВЕРОЯТНОСТНОЕ УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ ЛИНЕЙНЫХ АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ минающем устройстве (ЗУ) хран тс  все коэффициенты -jj и свободные члены (i , ,2,3 -.n) Процесс считывани  из динамического ЗУ организован так, что на первый блок ключей передаютс  в первом такте синхронизации п чисел (Ь;,- (i 1 ,2. . .Д1) , во втором такте п коэффициентов ( ,2 . . ./i) в третьем такте п коэффициентов (,2...,n) и т.д. В блоке преобразователей число-веро тность осуществл етс  в каждом такте параллельное преобразование п этих чисел в бинарHbte символы, веро тности по влени  которых численно равны величинам преобразуемых чисел. После этого символы записываютс  в блок регистров сдвига состо щий из п регистров сдвига. Пос ле заполнени  регистров веро тностны ми отображени ми, что фиксируетс  во времени процессом переполнени  счетчика , происходит выполнение очередно итерации il, Недостатком этого устройства  вл етс  низкое быстродействие при вычислении корней системы линейных алгебраических уравнений, что св зано с тем,что длительность каждой итерации определ етс  временем заполнени  всех разр дов блока регистров сдвига п веро тностными отображени ми 4viсел ; ot,j4 Другими словами кажда  К-  итераци  выполн етс  за п тактов частоты генератора тактовых импульсов . Цель изображени  - увеличение быстродействи  устройства. Поставленна  цель достигаетс  тем что веро тностное устройство дл  решени  систем линейных алгебраических уравнений, содержащее последовательно соединенные блок динамического запоминани , первый блок ключей, бло преобразователей число-веро тность, блок регистров сдвига,второй блок ключей, блок умножени , блок сложени , блок интегрировани , третий блок ключей, выход которого  вл етс  выходом устройства, счетчик, выход которого соединен с управл ющими вхо дами второго и третьего блоков ключе генератор случайных чисел, выход которого соединен с управл ющим входом преобразователей число-веро тность, генератор тактовых импульсов, выход которого соединен с управл ющим входом первого блока ключей, входом синхронизации блока регистров сдви0 га и входом генератора случайных чи сел, блок задержки, входы которого соединены с соответствующим выходами блока сложени , а выходы с соответствующи .ми входами блока умножени , дополнительно содержит первый и второй блоки инверторов элемент И, первый и второй элементы ЗАПРЕТ разрещающие входы которых соединены с выходом генератора тактовых импульсов , входы первого блока инверторов соединены с соответствующими выходами блока задержки, а выходы - с соответствующими входами первой группы входов элемента И, входы входного блока инверторов соединены ссоответ-г ствующими выходами блока преобразователей число-веро тность, а выходы с соответствующими входами второй группы входов элемента И, вь1ход которого соединен с запрещающими входами первого и второго элементов ЗАПРЕТ , выход первого элемента ЗАПРЕТ соединен с управл ющим входом блока динамического запоминани  устройства, а выход второго элемента ЗАПРЕТ - со входом счетчика, t На чертеже представлена блок-схема устройства. Устройство содержит блок 1 динамического запоминани , вход 2 управлени  блока динамического запоминани , первый элемент ЗАПРЕТ 3, генератор 4 тактовых импульсов, генератор 5 случайных чисел, счетчик 6,запрещающий вход 7, первого и рторого логических элементов , первый блок 8 ключей,блок 9 преобразователей число-вер|о тность, блок 10 регистров сдвига, второй элемент 11 ЗАПРЕТj второй блок 12 ключей, блок 13 умножени , блок 14 сложени , блок 15 интегрировани , третий блок 16 ключей , блок 17 задержки, первый 18 инверторов, элемент И 19, второй блок 20 инверторов, Выходы блока 1 динамического запоминани  соединены с выходами первого блока 8 ключей, выходы которого соединены с входами блока 9 преобразователей число-веро тность, выходы которого подключены к входам второго блока 20 инверторов и к входам блока 10 регистров сдвига, выходы которого соединены с входами второго блока 12 ключей, выходы которого соединены с входами блока 13 умножени , выходы которого подключены к входам блока 14 сложени , выходы которого соединены с входами блока 17 задерж ки и с входами блока 15 интегрирова ни , выходы которого соединены с вх дами третьего блока 16 ключей, управл ющий вход которого соединен с равл ющим входом второго блока 12 ключей с выходом счетчика 6. Выход генератора 4 тактовых импульсов сое динен с управл ющим входом первого блока 8 ключей, входом синхронизаци блока 10 регистров сдвига, с разрешающими входами первого и второго логических элементов ЗАПРЕТ 3 и 11 и с входом генератора 5.случайных чисел, выход которого подключен к уп равл ющему входу блока 9 преобразователей число-веро тность. Выход пер вого логического элемента ЗАПРЕТ 3 соединен с входом 2 управлени  блока 1, а запрещающий вход - с запрещающим входом второго логического элемента ЗАПРЕТ 11 и выходом логического элемента И 19, перва  группа входов которого подключена к выходам первого блока 18 инверторов, входы которого соединены с выходами блока 17 задержки и с входами блока 13 умножени  . Втора  группа входов логического элемента И 19 соединена с вы ходами второго блока 20 инверторов, входы которого подключены к выходам блока 9 преобразователей число-веро  ность. Выход второго логического эле мента ЗАПРЕТ 11 соединен с входом счетчика 6. Устройство работает следующим образом . По первому импульсу (такту) из генератора 4 тактовых импульсов, пер вые п чисел (1 1,2. л.п) через первый блок ключей 8 передаютс  на блок 9, состо щий из п преобразователей число-веро тность, где осуществл етс  их преобразование в бинарные случайные символы (О или 1) с веро тное т ми по влени , численно равными вел чинам соответствующих преобразуемых чисел р)-. Эти символы далее записыва ютс  в первые разр ды каждого из празр дных регистров сдвига блока 10. Одновременно в счетчик 6 емкостью п добавл етс  единица. По следующему такту генератора тактовых импульсов на выходы блока 1 поступают п чисел ti: (j l,2,.,n) которые после преобразовани  в блоке 9 преобразователей число-веро тность записываютс  в О6 виде веро тностных отображений в пер вые разр ды каждого из регистров сдвига блока 10, причем ранее написанна  в них информаци  передаетс  во вторые разр дь регистров. Содержимое счетчика 6 увеличиваетс  на единицу. Этот процесс длитс  до тех пор, пока п не будут заполнены все п разр дов регистров блока 10 регистров сдвига, причем ранее записанна  в них информаци  передаетс  во вторые разр ды регистров. Содержимое счетчика 6 увег личиваетс  на единицу. При этом происходит переполнение счетчика 6. По сигналу переполнени  осуществл етс  передача содержимого регистров блока 10 на блок 13 умножени . При этом как и в схеме известного устройства происходит реализаци  зависимости .«, W (О номер итерации; значение корн  системы линейных алгебраических уравнений п-го пор дка; t-j приведенные коэффициенты этой системы. Результат каждой итерации записываетс  в блок 15 интегрировани , где происходит статистическое усреднение, поступающих бинарных символов в каждои итерации и, таким образом, за К итераций вырабатываетс  несмещенна  оценка корней Х- системы алгебраических уравнений. Очевидно, что врем  вычислени  этих оценок равно Т Kni(2) де t - длительность тактового интервала генератора тактовых импульсов. По вление сомножител fn)в ( 2)св ано с необходимостью заполнени  реистров сдвига в блоке 10. В предлагаемом устройстве врем  ычислений существенно снижаетс  за счет того, что не в каждой итерации требуетс  полного заполнени  регистров сдвига в блоке 10. Действительно как видно из (l ) в случае, если все отображени  и 0, то X 1) 0, и таким образом  сно, что дальнейшее заполнение регистров лишено смысла и можно перейти к следующей итерации, т.е. снова преобразовать /i в бинарные случайные символы . Если в этом случае веро тностные отображени  оказываютс  нуле .выми, то вновть итераци  завершаетс  .после одного такта генератора тактовых импульсов и т.д. до по влени  хот  бы одного ненулевого веро тностного отображени  из вектора fe . При i;3TOM если все отображени  . 0 и отображени  fJ- 0, то на выходе л гического элемента И 19 присутствует сигнал - логическа  1, который по за прещающему входу 7 первогои второго логических элементов ЗАПРЕТ 3 и 11 п п тствует перемещению информации в блоке 1 динамического запоминани  и добавлению приращений в счетчик 6. Формула изобретени  Веро тностное устройство дл  решени  систем линейных алгебраических уравнений, содержащее последовательно соединенные блок динамического за поминани , первьш блок ключей, блок преобразователей число-веро тность, блок регистров сдвига, второй блок ключей, блок умножени , блок сложени , блок интегрировани , третий бло ключей, выход которого  вл етс  выходом устройства, счетчик, выход которого , соединен с управл ющими входами второпо и третьего блоков ключей , генератор случайных чисел, выхо которого соединен с управл ющим входом блока преобразователей число-веро тность , генератор тактовых импуль сов,, выход которого соедине;н с управ л ющим входом первого блока ключей, входом синхронизации блока регистров сдвига и входом генератора случайных чисел, блок задержки, входы которого соединены с соответствующими выходами блока сложени , а выхо,чы с соответствующими входами блока y iнoжени , отличаю.щеес  тем, что, с целью увеличени  быстродействи , оно содержит первый и второй блоки инверторов, элемент И, первый и второй элементы ЗАПРЕТ,разрешающие входы которых соединены с выходом генератора тактовых импульсов, нходы первого блока инверторов соединены с соответствующими выходами блока задержки , а выходы - с соответствующими входами первой группы элементов И, входы второго блока инверторов соединены с соответствующими вькодами блока преобразователей число-веро тность , а выходы - с соответствзпощими входами второй группы элемента И, выход которого соединен с запрещающими входами первого и второго элементов ЗАПРЕТ, выход первого элемента ЗАПРЕТ соединен с управл ющим входом блока динамического запоминани  устройства, а выход второго элемента ЗАПРЕТ - со входом счетчика. Исто 1ники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 481042, кл. G 06 G 7/34, 1975.
2. 2.Авторское свидетельство СССР , кл. G 06 F 15/36, 1978.
3. 3.Авторское свидетельство СССР № 629541, кл. G 06 G 7/34,
4. 4. Федоров Р.Ф., Яковлев Добрис Г.В. Стокастическйе преобразователи информации. Л., Машинострохвние , 1978, рис. 123 (прототип).