SU482786A1

SU482786A1 - Устройство дл сжати информации

Info

Publication number: SU482786A1
Application number: SU1856164A
Authority: SU
Inventors: Александр Михайлович Мелик-Шахназаров; Евгений Николаевич Браго; Аркадий Султанович Брязгин
Priority date: 1972-12-12
Filing date: 1972-12-12
Publication date: 1975-08-30

Description

1

Изобретение относитс к телемеханике и может примен тьс в системах статистического накоплени физических величин прерывистой структуры.

Известны устройства дл сжати информации , содержащие регистр числа, блок псевдослучайного преобразовани , выходы которого соединены с регистром адреса и первым входом регистра сдвига, второй вход регистра сдвига соединен с выходом задающего генератора , выход регистра адреса подключен к входу запоминающего блока.

С целью увеличени быстродействи в предлагаемое устройство введен блок вычислени кодового рассто ни , входы которого соединены с выходом задающего генератора и входом блока псевдослучайного преобразовани , вход последнего соединен с одним из входов регистра числа, другие входы которого соединены соответственно с выходом запоминающего блока, регистра сдвига и двум выходами блока вычислени кодового рассто ни .

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 - формат слова в чейке пам ти дл случа N накапливаемых величин, вырабатывающих одинаковый адрес нри преобразовании.

Устройство содержит блок 1 псевдослучайного преобразовани - преобразователь, регистр адреса 2, запоминающий блок 3, блок 4

вычислени кодового рассто ни , регистр числа 5, регистр сдвига 6, задающий генератор 7. Устройство работает следующим образом. По первому сигналу задающего генератора

7 накапливаемые величины поступают в блок 1 псевдослучайного преобразовани . При этом осуществл етс их преобразование в двоичный эквивалент, используемый в дальнейщем как адрес, по которому данные физические величины накапливаютс . Преобразование, осуществл емое блоком 1, может бь1ть выполнено в соответствии с известными методами псевдослучайной трансформации. После подачи пачки импульсов от генератора 7 на преобразователь с количеством импульсов в пачке, равным разр дности преобразовател , последним импульсом пачки происходит перепись содержимого преобразовател в регистр адреса 2. Состо ние регистра адреса 2 в дальнейшем дещифрируетс в некий конкретный адрес чейки запоминающего блока 3. В этот же момент времени входные накапливаемые величины поступают на блок 4 вычислени кодового рассто ни и на регистр числа 5. Функции регистра 5 состо т в хранении информации , наход щейс в -пам ти по адресу, определ емому состо нием регистра адреса 2.

Блок вычислени кодового рассто ни вычисл ет кодовое рассто ние между преобразуемой , накапливаемой величиной и содержимым в чейке по адресу регистра 2. Кодовое рассто ние, вл ющеес суммой разр дов сравниваемых величин, в которых они отличаютс друг от друга, вычисленное при помощи блока 4, запоминаетс на свободных разр дах регистра числа 5. Количество сдвигов 5 при псевдослучайном нреобразовании регистра блока псевдослучайного преобразовани до момента, когда перва значаща цифра входной накапливаемой величины сдвинетс до старшего разр да преобразовател , запоминаетс на регистре сдвига 6 и переписываетс в свободные разр ды регистра числа 5 но сигналу задающего генератора 7. Этот сигнал следует после импульса перезаписи содержимого блока 1 псевдослучайного преобразовани на регистр адреса 2 с задержкой, завис щей от быстродействи вычислени кодового рассто ни и времени обмена информацией между регистрами 5 и 6.

Ввиду того, что кодовое рассто ние а и число сдвигов 5 при псевдослучайном преобразовании занос тс в числовые разр ды по одному адресу, врем на дополиительпыи анализ зан тости следующих чеек пам ти не расходуетс .

Предмет изобретени

Устройство дл сжати информации, содержащее регистр числа, блок псевдослучайного преобразовани , выходы которого соединены с регистром адреса и первым входом регистра

сдвига, второй вход регистра сдвига соединен с выходом задающего генератора, выход регистра адреса подключен к входу запоминающего блока, отличающеес тем, что, с целью увеличени быстродействи , в устройство введен блок вычислени кодового рассто ни , входы которого соединены с выходом задающего генератора и входом блока псевдослучайного преобразовани , вход последнего соединен с одним из входов регистра числа , другие входы которого соединены соответственно с выходом запоминающего блока, регистра сдвига и двум выходами блока вычислени кодового рассто ни .