SU377886A1 - Запоминающее устройство - Google Patents

Description

il

Изобретение относитс  к области запоминающих устройств.

Известно запоминающее устройство (ЗУ), содержащее поразр дно соединенные регистры , схемы управлени-  перезаписью по числу регистров, выход каждой из которых подключен ко входу маркерного разр да соответствующего регистра, ади.н вход каждой схемы, кроме двух последних, подсоединен к первому выходу маркерного р азр да последующего регистра, а другой вход каждой схемы, кроме первой, - ко второму выходу маркерного разр да соответствующего регистра.

Однако лри использаван1Ии известного запоминающего устройства в адаптивных системах телеизмерени  оно не позвол ет проводить в процессе залиси и передачи информации сжатие «пустых слов, т. е. слов, не содержащих приращений параметров контролируемых объектов.

Предлагаемое запоминающее устройство отличаетс  от известного тем, что оно содержит коммутатор, входы которого подключены ко входным щина,м устройства, а выходы - к разр дным входам входного регистра, дополиительные маркерные разр ды в каждом регистре, соедиленные между собой последовательно , переключатель, информационный вход которого соединен с выходом считывани  маркерного разр да выходного регистра,

выходы - со входами считывани  информационных разр дов и дополнительного ма.ркерного разр да выходного регистра, а управ.л ющий вход подключен к выходу дополнительно введенной в устройство схемы «ИЛИ, входы которой соединены с выходами информационных разр дов предвыходного регистра, выход дополнительного маркерного разр да входного регистра подключен ко второму входу первой схемы, управлени  перезаписью, а выход дополнительного маркерного разр да выходного регистра - к первому входу пред последней схемы управлени  перезаписью,, в результате чего значительно ра,сщир ,етс  область применени  запоминающего устройства, т. е. эффективное использование его в адаптивных системах телеизмерени .

На чертеже дана блок-схема предлагаемого запоминающего устройства,.

Предлагаемое устройство содержит коммутатор /, входы которого подключены к входным щинам 2 устройства, а выходы - к разр дным входам 3 входного регистра 4 (на чертеже левый регистр). Входной и другие регистры 4 содержат информационные разр ,ды 5, основные и дополнительные маркерные разр ды 6 п 7 соответственно.

Все регистры соединены поразр дно последовательно .

Устройство также содержит переключатель 8, схему «ИЛИ 9 и схемы 10 управлени  перезаписью , количество последних равно числу регистров 4 ЗУ. Выход каждой схемы 10 подключен ко входу маркерного разр да соответствующего регистра 4. Один вход // схемы JO, кроме двук последних (правые на чертеже ), подсоединен к первому выходу 12 маркерного разр да 6 последующего регистра 4, а другой вход 13 каждой схемы 10, кроме первой ,-ко BTOipOMy выходу 14 маркерного разр да 6 соответствующего регистра 4. Информационный вход 15 переключател  8 соединен с выходом считывани  16 маркерного разр да 6 выходного регистра 4, выходы 17 и 18 - с входами считывани  информациовных разр дов 5 и дополнительного маркерного разр да 7 выходного регистра 4, а управл ющий вход 19 подключен к выходу схемы «ИЛИ 9, входы которой соединены с выходами информационных разр дов 5 .предвыходного регистра 4. Выход 20 дополнительного маркерного разр да 7 входного регистра 4 подключен ко второму входу 13 первой схемы 10, а выход 20 дополвительно-го маркерного разр да 7 выходного регистра 4 - к первому входу // предпоследней схемы 10.

Устройство работа.ет следующим образом.

Коммутатор 1 .последовательно вводит в запоминающее устройство кодовый адрес кадра- , кодовую посылку времени, кодовые посылки приращений, распредел   последние в соответствии с программой формировани  слов ПО разр дам регистра, и при необходимости , вторую кодовую лосылку времени, а также маркерные импульсы начала и окончани  слова.

По о.кончан1ии заполнени  входного регистра 4 с маркерного разр да 7 этого регистра на первую схему 10 управлени  перезаписью поступает сигнал готовности к перезаписи; при наличии свободных последующих регистров 4 происходит автоматическое .продвижение слова к выходу запоминающего устройства .

При перезаписи СЛОЪА из предвыходного регистра в выходной регистр сигналы информационных разр дов поступают также на входы схемы «ИЛИ 9. При наличии в разр да .х 5 хот  бы одной единицы схема «ИЛИ 9 формирует сигнал, перевод щий переключатель 8 в положение, при котором импульсы считывани  выходного регистра 4 последовательно опрашивают все его разр ды. С выходного регистра снимаетс  полное слово.

В случае, -если слово оказалось «пустым (в информационных разр дах 5 нет ни одной единицы) переключатель 8 остаетс  е положении , при котором импульс считывани  сразу -поступает в дополнительный маркерный

разр д 7. С выходного регистра 4 снимаетс  сжатое слово (маркер начала слова и следующий непосредственно за ним маркер оконча .ни  слова).

Предмет изобретени 

Запоминающее устройство, содержащее поразр дно соединенные регистры, схемы управлени  перезаписью по числу регистров, выход каждой из которых подключен ко входу маркерного разр да соответствующего регистра, ОДИН вход каждой схемы, кроме двух последних , подсоединен к первому выходу маркерного ра-зр да последующего регистра, а другой вход каждой схемы, кроме первой,- ко второму выходу маркерного разр да соответствующего регистра, отличающеес  тем, что, с целью расширени , области применени , оно

содержит коммутатор, входы, которого подключены К входным шинам устройства, а выходы- к разр дным входам входно.го регистра , дополнительные маркерные разр ды в каждом регистре, соединенные между собой

последовательно, переклю1чатель, информационный вход которого соединен с выходом считывани  маркерного разр да выходного регистра , выходы - со входами считывани  ин формационных разр дов и дополнительного

маркерного разр да выходного регистра, а управл ющий вход подключен к выходу дополнительно введенной в устройство схемы «ИЛИ, входы которой соединены с выходами информационных разр дов предвыходнюго

регистра, выход дополнительного маркерного разр да входного регистра подключен ко второму входу первой схемы управлени  перезаписью , а выход дополнительного маркерного разр да выходного регистра - к первому

входу предпоследней схемы управлени  перезаписью .