SU824319A1

SU824319A1 - Self-checking storage

Info

Publication number: SU824319A1
Application number: SU792782503A
Authority: SU
Inventors: Лев Алексеевич Шумилов; Владимир Николаевич Гебгарт
Original assignee: Ленинградский Ордена Ленина Электро-Технический Институт Им. B.И.Ульянова(Ленина)
Priority date: 1979-06-19
Filing date: 1979-06-19
Publication date: 1981-04-23

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ(54) STORAGE DEVICE WITH SELF-MONITOR

Изобретение относитс к вычислительной технике, в частности к запомина ощим устройствам (ЗУ) с самоконт ролем. Известно ЗУ, содержащее блок хранен .и , включающий в себ накопитель и регистр адреса, регистр входной информации, регистр выходной информа ции, с,хему- анализа ошибки и схему синхронизации l. Недостатком устройства вл етс его невысока надежность. Наиболее близким по технической сущности к предлагаемому вл етс устройство, содержащее накопитель, первый вход которого соединен с выхо дом коммутатора, второй вход - с пер вым выходом блока синхронизации, а выход - с первым входом блока анализ ошибок, второй вход которого соединен со вторым выходом блока синхрони зации, а первый выход - с первым вхо дом блока, синхронизации, третий вых которого соединен с первым входом выходного регистра, четвертый - с п вым входом входного регистра, а п тый - с первым входом, коммутатора, второй и третий входы которого соот ветственно соединены с выходами выходного и входного .регистров, второ вход выходного регистра подключен к выходу накопител . Коммутатор в известном устройстве представл ет собой элементы И-ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ и инверторы. В известном устройстве записываемое слово в том же цикле обращени считываетс дл проверки, инвертируетс в случае обнаружени ошибки, метитс в дополнительном разр де как инвертированное и в таком виде записываетс в блок хранени по тому же адресу. Затем слово считываетс вторично . Если в слове, содержащем метку инверсии, обнаружитс ошибка, производитс останов ЗУ. В режиме Чтение считанное слово, содержащее метку инверсии, инвертируетс и выдаетс из устройства в пр мом коде 2 . Недостатком известного устройства вл етс невысока надежность, обусловленна возможность зацикливани при неисправности разр да, отведенного дл хранени метки инверсии, и отсутствие , коррекции в режиме Чтение. Цель изобретени - повьпиение надежности запоминающего устройства. Поставленна цель достигаетс тем, что в известное устройство введен счетчик, первый вход которого соединен со вторым выходом блока анализа сзшибок и со вторым входом коммутатора/ второй вход - с шестым выходом блока синхронизации, а выход - со вторым входом блока синхронизации.The invention relates to computing, in particular, to memory devices (SAM) with a self-role. A storage device containing a block of stored data is known, including the drive and the address register, the input information register, the output information register, s, error analysis and synchronization circuit l. The disadvantage of the device is its low reliability. The closest in technical essence to the present invention is a device containing a drive, the first input of which is connected to the switch output, the second input to the first output of the synchronization unit, and the output to the first input of the error analysis, the second input to which is connected to the second output the synchronization block, and the first output - with the first input of the block, the synchronization, the third output of which is connected to the first input of the output register, the fourth to the fifth input of the input register, and the fifth to the first input of the switch, the second and third the moves of which are respectively connected to the outputs of the output and input registers, the second input of the output register is connected to the output of the storage device. The switch in the known device is an AND-OR, EXCLUSIVE OR, and inverter elements. In the known device, the recorded word in the same reference cycle is read for verification, inverted in case of an error, marked in the extra bit as inverted, and in this form is written into the storage unit at the same address. The word is then read a second time. If an error is detected in the word containing the inversion mark, the memory is stopped. In Read mode, the read word containing the inversion mark is inverted and output from the device in forward code 2. A disadvantage of the known device is the low reliability, due to the possibility of cycling in the event of a malfunction of the discharge reserved for storing the inversion mark, and the absence of a correction in the Read mode. The purpose of the invention is to increase the reliability of the storage device. The goal is achieved by introducing a counter into the known device, the first input of which is connected to the second output of the error analysis unit and the second input of the switch / second input to the sixth output of the synchronization unit, and the output to the second input of the synchronization unit.

На чертеже изображена структурна .схема предлагаемого устройства.The drawing shows the structural scheme of the proposed device.

Устройство содержит накопитель 1 и входной регистр 2, выходной регист 3, коммутатор 4, блок 5 анализа ошибок , блок б синхронизации, счетчик 7 Устройство работает следующим образом .The device contains the drive 1 and the input register 2, the output register 3, the switch 4, block 5 error analysis, block b synchronization, counter 7 The device operates as follows.

В режиме Запись в накопитель 1 поступает, код адреса,.через информационные входы во входной регистр- 2 поступает код слова, одновременно счетчик 7 по сигналу из блока б синхронизации устанавливаетс в исходное состо ние. Код слова из входного регистра 2 поступает через коммутатор 4 на входы накопител 1, с помощью сигналов с блока б синхронизации устанавливаетс в исходное состо ние. По окончании операции записи блок б синхронизации обеспечивает выполнение операции контрольного считывани Считанный из накопител 1 код слова поступает в выходной регистр 3 и в блок 5 анализа ошибок. В случае отсутстви ошибки режим Запись считаетс законченным. В случае обнаружени ошибки сигнала, блока-5 анализа ошибок поступает на первый вход счетчика 7, ,измен это состо ние на единицу , и на вход коммутатора 4, через который по этому сигналу считанный код слова поступает на вход накопител 1 в инвертированной форме с единицей в дополнительном разр де в качестве метки инверсии данного слова, а блок 6 сийхронизации обеспечивает операцию записи.In the Write mode, the drive 1 enters, the address code, through the information inputs in the input register 2, the word code arrives, and simultaneously the counter 7 is reset to the initial state by a signal from the synchronization block b. The code of the word from the input register 2 is fed through the switch 4 to the inputs of the accumulator 1, using the signals from the synchronization unit b is set to the initial state. Upon completion of the write operation, the synchronization block b ensures the execution of the check reading operation. The word code read from the accumulator 1 enters the output register 3 and the error analysis block 5. If there is no error, Record mode is considered complete. If a signal error is detected, the error analysis block 5 arrives at the first input of counter 7, changing this state to one, and to the input of switch 4, through which the read word code is fed to the input of accumulator 1 in inverted form with unit in an extra bit as an inversion mark of a given word, and the synchronization unit 6 provides a write operation.

В св зи с тем, что не все неис-. правные разр ды слова могли быть выделены при контрольном считывании пр мого кода, производитс повторное считывание., В случае отсутстви ошибки выходы блока 5 анализа ошиб (к не оказывают воздействи на работу устройства, режим Запись считываетс аконченным. В случае обнаружени ошибки сигнал со второго выхода блока 5 анализа ошибок поступает на первый вход счетчика 7, перевод его во второе состо ние, которое передаетс в блок б синхронизации , что приводит к останову ЗУ,. Благода р тому, что в блоке 5 анализа бшИбок анализируетс также дополнительный разр д метки инверсии, искажение его при повторном контроль . ном считывании приводит к останову ЗУ.Due to the fact that not all neis-. the right bits of the word could be allocated when the control code reads the direct code, it re-reads., If there is no error, the outputs of the error analysis block 5 (to have no effect on the operation of the device, the Write mode is read as completed. The error analysis unit 5 arrives at the first input of the counter 7, transferring it to the second state, which is transmitted to the synchronization unit b, which causes the memory to stop, thanks to the fact that in block 5, the analysis of the block is analyzed as e extra discharge mark inversion, its distortion during the second control. prefecture reading leads to shutdown of the memory.

Отсутствие вводимого счетчика прводит к зацикливанию ЗУ при неиспранести в цепи дополнительного разр д когда вместо записанной единицы после первого контрольного, считывани .The absence of an input counter causes the memory to loop if the additional bit in the circuit fails to replace, instead of the recorded unit after the first control, read.

при повторном контрольном считывании на вход блока 5 анализа ошибок поступает ноль.when you repeat the test readout, the input of the error analysis block 5 is zero.

В режиме Чтение в накопитель 1 поступает код адреса, одновременно счетчик 7 по сигналу из блока ,б синхронизации устанавливаетс в исходное состо ние. С помощью сигналов блока б синхронизации, обеспечивающего операцию .чтени , код слова из накопител 1 поступает в выходной регистр 3 и блок 5 анализа отказов, в случае отсутстви ошибки на основании анализа состо ни разр да метки инверсии - из выходного регистра 3 через коммутатор 4 пр мой или инверсный код слова. В случае обнаружени ошибки и наличии единицы в дополнительном разр де сигнал на первом выходе блока 5 анализа ошибок поступает в блок 6 синхронизации, который производит останов ЗУ. .In the Read mode, the address code is sent to drive 1, and at the same time counter 7 is reset to the initial state by a signal from the block, synchronization b. Using the signals of the synchronization block b, which provides the read operation, the code of the word from accumulator 1 enters output register 3 and failure analysis block 5, if there is no error based on the analysis of the state of discharge of the inversion mark — from output register 3 through switch 4 pr my or inverse word code. If an error is detected and there is a unit in the additional bit, the signal at the first output of the error analysis block 5 goes to the synchronization unit 6, which stops the memory. .

В случае обнаружени ошибки и наличии нул в дополнительном разр де со второго выхода блока 5 анализа ошибок поступает сигнал на вход коммутатора 4, где он,блокирует выдачу слова из ЗУ и на первый счетный вход счетчика 7, измен его состо ние на единицу. Далее последовательность операций аналогична их последовательности в режиме Запись после,первого контрольного считывани вплоть до повторного считывани . В случае отсутстви ошибки при повторном считывании , на основании состо ни счетчика 7, сигналы с первого выхода блока б синхронизации, поступающие в коммутатор 4, обеспечивают инверсию считанного кода и выдачу слова из ЗУ.В случае обнаружени ошибки при повторном считывании следует останов ЗУ, так как дополнительный разр д должен находитьс в состо нии единицы. Если разр д метки находитс в нуле, чт говорит о его неисправности, результат анализа на втором выходе блока 5 анализа ошибок приводит к установке счетчика 7 во второе состо ние, что, в свою очередь, приводит к останову ЗУ.If an error is detected and there is zero in the additional bit, the second output of the error analysis block 5 receives a signal at the input of the switch 4, where it blocks the output of the word from the charger and the first counting input of the counter 7, changing its state by one. Further, the sequence of operations is similar to their sequence in the Write after mode, the first check reading up to the repeated reading. If there is no error when re-reading, based on the state of counter 7, the signals from the first output of the synchronization block b, coming into the switch 4, will invert the read code and output a word from the charger. If an error is detected during the re-read, the charger should stop as an extra bit must be in the unit state. If the label's bit is at zero, Thu indicates its malfunction, the result of the analysis at the second output of the error analysis block 5 causes the counter 7 to be set to the second state, which, in turn, causes the memory to stop.

Claims

1. Authors sgdedellstvo USSR № 367460, cl. G 11 C 29/00, 1973.

2. US patent number 3768071, class. 340-146.1, 1973 (protype).

U8i