SU1003151A1 - Storage device with information check at recording - Google Patents

Storage device with information check at recording Download PDF

Info

Publication number
SU1003151A1
SU1003151A1 SU813343868A SU3343868A SU1003151A1 SU 1003151 A1 SU1003151 A1 SU 1003151A1 SU 813343868 A SU813343868 A SU 813343868A SU 3343868 A SU3343868 A SU 3343868A SU 1003151 A1 SU1003151 A1 SU 1003151A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
register
input
recording
control unit
Prior art date
Application number
SU813343868A
Other languages
Russian (ru)
Inventor
Валерий Владимирович Мищенко
Юрий Васильевич Быценко
Original Assignee
Предприятие П/Я В-2564
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2564 filed Critical Предприятие П/Я В-2564
Priority to SU813343868A priority Critical patent/SU1003151A1/en
Application granted granted Critical
Publication of SU1003151A1 publication Critical patent/SU1003151A1/en

Links

Description

(5) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОНТРОЛЕМ ИНФОРМАЦИИ ПРИ ЗАПИСИ(5) RECORDING DEVICE WITH INFORMATION CONTROL UNDER RECORDING

1one

Устройство относитс  к запоминающим устройствам и может быть использовано дл  контрол  записи информации в запоминающие устройства.The device relates to memory devices and can be used to control the recording of information in memory devices.

Известно запоминающее устройство с контролем информации, содержащее адресный блок, блок формировани  данных , блок управлени , счетчик, регистры и блок сравнени , причем выходы блока управлени  подключены соответственно к входам адресного блока , блока формировани  данных, к счетчику и первому регистру, выходы счетчика и первого регистра подключены к входам блока сравнени  и второго регистра, выход которого соедкнен с выходом устройства, выход блока сравнени  подключен к олному из входов блока управлени  l .A storage device with information control is known, which contains an address block, a data generating unit, a control unit, a counter, registers and a comparison unit, and the outputs of the control unit are connected respectively to the inputs of the address block, the data generating unit, to the counter and the first register, the outputs of the counter and the first the register is connected to the inputs of the comparison unit and the second register, the output of which is connected to the output of the device, the output of the comparison unit is connected to one of the inputs of the control unit l.

Один из недостатков этого устройства заключаетс  в большом времени обращени  к накопителю из-за предварительного тестировани  накопител , при этом не исключаютс  искажени ,One of the drawbacks of this device is that it takes a long time for the drive to access the drive due to preliminary testing of the drive, and distortion is not excluded.

возникающие при записи информации, предназначенной дл  хранени  в накопителе после тестировани . Другой недостаток устройства заключаетс  в больших аппаратурных затратах, вызванных необходимостью хранени  тестовых программ и организации тестировани  накопител  по этим программам .arising from the recording of information intended for storage in the drive after testing. Another drawback of the device lies in the large hardware costs caused by the necessity of storing test programs and organizing testing of the storage device for these programs.

Из известных устройств наиболее близким техническим решением к предлагаемому  вл етс  запоминающее устройство с самоконтролем, содержащее накопитель, входной и выходной регистры числа, блок контрол , эле15 мент задержки и блок управлени , причем выходы регистров соединены с блоком контрол , выход которого подключен к входу накопител ., св занному с контрольным разр дом накопител ;Of the known devices, the closest technical solution to the present invention is a self-monitoring memory device containing a drive, input and output number registers, a control unit, a delay element, and a control unit, the outputs of the registers are connected to the control unit whose output is connected to the storage unit. associated with the control discharge of the accumulator;

))

2020

Claims (2)

а вход элемента задержки подключен к выходу контрольного разр да накопител , а его выход - к счетным входам выходного регистра. Работа уст31 ройства заключаетс  в записи числа в накопитель через входной регистр, затем считывании этого числа из накопител , записи его в выходной регистр и сравнении двух чисел, записанных во входном и выходном регистрах. По результату сравнени  вырабатываетс  сигнал ошибки. Если при записи числа произошла ошибка, число во входном регистре инвертируетс  и повторно записываетс  по этому же адресу в накопитель . При этом в контрольный разр д накопител  записываетс  сигнал логическа  1, который при считываНИИ числа из накопител  инвертирует его в выходном регистре 2 . Один из недостатков этого устройства заключаетс  в его низком быстродействии , св занном с необходимостью двукратного обращени  к накопителю: вначале выполн етс  цикл записи,а за-тем цикл считывани  числа из накопител  и записи его в выходной регистр Другой недостаток устройства заключаетс  в том, что при записи инвертированного числа в накопитель возможно по вление ошибки, котора  приведет к дополнительному инвертированию числа т.е. число запишетс  в пр мом коде, а в этом случае число.записываетс  с - п -V ошибкой, в этой ситуации произойдет зацикливание и дальнейша  запись информации в накопитель невозможна. Цель изобретени  - увеличение быст родействи  устройства. Поставленна  цель достигаетс  тем, что в запоминающее устройство с контролем информации при записи, содержащее регистр числа,формирователь сиг налов записи, блок контрол , накопитель , блок местного управлени  и последовательно соединенные регистр адреса и дешифратор адреса, выход которого подключен к одному из входов накопител , другие входы которого соеди нены с выходами регистра числа и формировател  сигналов записи, а выход подключен к одному из входов блока контрол , другой вход которого соединен с выходом регистра числа, введены распределитель импульсов и элемент И, первый вход которого подключен к выходу блока контрол , второйк одноуу из выходов распределител  им пульсов, а выход  вл етс  управл ющ| м выходом устройства, причем вход распределител  импульсов соединен с выходом блока местного управлени , а другие выходы подключены соотзетствен 151 4 но к входам регистра числа, формировател  сигналов записи и регистра адреса . На чертеже представлена Структурна  схема предлагаемого устройства. Устройство содержит накопитель 1, блок 2 местного управлени , блок 3 контрол , регистр k числа, распределитель 5 импульсов, формирователь 6 сигналов записи, элемент И 7 , регистр 8 адреса, дешифратор 9 адреса. Устройство имеет входы 10-12 и выходы 13 и k. Устройство работает следующим образом . По сигналам на входе 10 блок 2 местного управлени  синхронизирует ре боту устройства в процессе записи. По сигналам от блока 2 распределитель 5 формирует последовательность синхронизирующих импульсов, с помощью которых производитс  запись в накопитель 1 и контроль числа в цикле записи . Дл  записи числа в накопитель по входу 12 поступает код адреса выбираемой  чейки пам ти, а по входу 10 - сопутствующие коду адреса управл ющие сигналы, под действием которых блок 2 и распределитель 5 выдают сигнал, с помощью которого код адреса записываетс  в регистр 4 числа. Записываемое число по входу 11 поступает на регистр k числа. Под действием управл ющих сигналов по входу 10 распределитель 5 выдает сигнал, по которому число записываетс  в регистр числа. Через некоторое врем , большее чем врем  переходных процессов в регистре k числа и врем  установки числа на входе накопител  1, распределитель 5 формирует и выдает сигнал, который поступает на формирователь 6. Сформированным сигналом записи с выхода формировател  6 число записываетс  & выбранную  чейку накопител  1. После окончани  действи  сигнала записи и переходных процессов, св занных с действием это го сигнала, на выходе 1 устанавливаетс  код числа, записанный в выбранную  чейку накопител  1. При этом код адреса удерживаетс  на входе 12 еще некоторое врем , поддержива  тем самым наличие кода числа на выходе 1, ив это врем  число на выходе достоверно . Контроль записанного числа в накопитель 1 блоком 3 контрол  производитс  в то врем , когда число на выходе 51003 накопител  1 достоверно. В это врем  распределитель 5 выдает сигнал, открывающий элемент И 7, и результат Еравнени  чисел выдаетс  на выход 13. Если число записано в накопитель 1 без ошибки, то распределитель 5 выдает сигнал в регистр 8 адреса и изме н ет его состо ние на единицу. Пос- ледующее число, поступающее по входу 11, будет записано в следующую  чей- ю ку накопител  1. В случае записи числа в накопитель 1 с ошибкой на выход 13 поступает сигнал, информирующий процессор или другое устройство о том что прозошла запись с ошибкой. Одновременно этот сигнал поступает в блок 2 и прекращает цикл записи и распределитель 5 не выдает сигнал дл  изменени  состо ни  регистра 8 адреса . Технико-экономическое преимущество предлагаемого устройства заключаетс  в том, что введение распредели тел  импульсов и элемента И, а также функциональных св зей между ними поз вол ет производить контроль записи информации на максимальной частоте обращени , определ емой типом примен емых микросхем пам ти в накопителе при этом сокращаетс  врем  обмена между запоминающим устройством и устройством , выдающим информацию (нгпример, . процессором ЦВМ),Сокращение времени об мена обусловлено исключением цикла считывани  информации, равного по дли тельности циклу записи. S 51 Формула изобретени  Запоминающее устройство с контролем информации при записи, содержащее регистр числа, формирователь сигналов записи, блок контрол , накопитель блок местного управлени  и последовательно соединенные регистр адреса и дешифратор адреса, выход которого подключен к одному из входов накопител , другие входы которого соединены С выходами регистра числа и. формировател  сигналов записи, а выход подключен к одному из входов блока контрол , другой вход которого соединен с выходом регистра числа, о тличающеес  тем, что, с целью увеличени  быстродействи  устройства , в него введены распределитель импульсов и элемент И, первый вход которого подключен к выходу блока контрол , второй - к одному из выходов распределител  импульсов, а выход  вл етс  управл ющим выходом устройства , причем вход распределител  импульсов соединен с выходом блока местного управлени , а другие выходы подключены соответственно к входам регистра числа формировател  сигналов записи и регистра адреса. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 601762, кл. G 11 С 29/00,.1977. and the input of the delay element is connected to the output of the check digit of the accumulator, and its output is connected to the counting inputs of the output register. The operation of the device consists in writing the number to the drive through the input register, then reading this number from the drive, writing it to the output register and comparing two numbers written in the input and output registers. Based on the result of the comparison, an error signal is generated. If an error occurred while writing the number, the number in the input register is inverted and re-written to the drive at the same address. In this case, a logical 1 signal is written to the check digit of the accumulator, which, when reading the number from the accumulator, inverts it in the output register 2. One of the drawbacks of this device is its low speed associated with the need to double-tap the drive: first a write cycle is performed, and then a cycle of reading the number from the drive and writing it to the output register Another disadvantage of the device is that writing an inverted number to the drive may cause an error, which will lead to an additional number inversion the number will be written in the direct code, and in this case the number is written with the -n -V error, in this situation a looping will occur and further recording of information into the drive is impossible. The purpose of the invention is to increase the speed of the device. This goal is achieved by the fact that the memory with control information for recording contains a number register, a recording signal generator, a control unit, a storage unit, a local control unit and the serially connected address register and an address decoder whose output is connected to one of the accumulator inputs, the other inputs of which are connected to the outputs of the register of the number and the former of the recording signals, and the output is connected to one of the inputs of the control unit, the other input of which is connected to the output of the register of the number s pulse distributor and AND gate having a first input connected to the output control unit vtoroyk odnouu of distributor outputs pulses, and the output is controlled Yusch | m output of the device, and the input of the pulse distributor is connected to the output of the local control unit, and the other outputs are connected with 151 4 but to the inputs of the number register, the driver of the recording signals and the address register. The drawing shows a block diagram of the proposed device. The device contains a drive 1, a local control unit 2, a control unit 3, a number register k, a pulse distributor 5, a write signal generator 6, AND 7, an address register 8, an address decoder 9. The device has inputs 10-12 and outputs 13 and k. The device works as follows. According to the signals at input 10, the local control unit 2 synchronizes the device's rhythm during recording. According to the signals from block 2, the distributor 5 generates a sequence of synchronizing pulses, with the help of which a recording is made into the accumulator 1 and the control of the number in the recording cycle. To write the number to the accumulator, input 12 receives the address code of the selected memory cell, and input 10 receives control signals accompanying the address code, under the action of which unit 2 and distributor 5 issue a signal with which the address code is written to the register 4 numbers. The recorded number at input 11 is fed to the register k numbers. Under the action of control signals at the input 10, the distributor 5 generates a signal according to which the number is written to the number register. After some time, longer than the transient time in the k register of the number and the time of setting the number at the input of accumulator 1, the distributor 5 generates and outputs a signal that goes to the imaging unit 6. The number formed by the recording signal from the output of the imaging unit 6 is & the selected cell of accumulator 1. After the recording signal and transients associated with the action of this signal are terminated, output 1 sets the code of the number recorded in the selected cell of accumulator 1. At the same time, the address code is kept at input 12 for some time, maintaining the very presence of the code number at output 1, and at that time the number at the output is reliable. The control of the recorded number into the accumulator 1 by the control unit 3 is performed at the time when the output number 51003 of the accumulator 1 is reliable. At this time, the distributor 5 generates a signal, the opening element AND 7, and the result of the Equalization of numbers is output on output 13. If the number is written to accumulator 1 without error, then the distributor 5 outputs a signal to the address register 8 and changes its state by one. The next number arriving at input 11 will be recorded in the next storage device 1 drive. In the case of writing the number to drive 1 with an error at output 13, a signal is received informing the processor or other device that the recording has occurred with an error. At the same time, this signal enters block 2 and stops the write cycle, and valve 5 does not issue a signal to change the state of register 8 of the address. The technical and economic advantage of the proposed device is that the introduction of the distribution of the body of pulses and the element I, as well as the functional connections between them, allows monitoring the recording of information at the maximum frequency, defined by the type of memory chips used in the drive. the exchange time between the storage device and the information output device (eg, a digital computer processor) is shortened. The reduction of the exchange time is due to the exception of the information reading cycle equal to o for the duration of the recording cycle. S 51 Claims of the invention: A storage device with control information for recording, containing a number register, a recording signal generator, a control unit, a local control unit and a serially connected address register and an address decoder, the output of which is connected to one of the drive inputs, the other inputs of which are connected the outputs of the register numbers and. the driver of the recording signals, and the output is connected to one of the inputs of the control unit, the other input of which is connected to the output of the number register, which is characterized by the fact that, in order to increase the speed of the device, the pulse distributor and the I element, the first input of which is connected to the output, are entered into it the control unit, the second to one of the outputs of the pulse distributor, and the output is the control output of the device, the input of the pulse distributor is connected to the output of the local control unit, and the other outputs are connected respectively -retarded to the inputs of register of the write signals and address register. Sources of information taken into account during the examination 1. USSR Author's Certificate No. 601762, cl. G 11 C 29/00, .1977. 2. Авторское свидетельство СССР № 497639, кл. G 11 С 29/00, 1975 ( прототип).2. USSR author's certificate number 497639, cl. G 11 C 29/00, 1975 (prototype).
SU813343868A 1981-10-09 1981-10-09 Storage device with information check at recording SU1003151A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813343868A SU1003151A1 (en) 1981-10-09 1981-10-09 Storage device with information check at recording

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813343868A SU1003151A1 (en) 1981-10-09 1981-10-09 Storage device with information check at recording

Publications (1)

Publication Number Publication Date
SU1003151A1 true SU1003151A1 (en) 1983-03-07

Family

ID=20978935

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813343868A SU1003151A1 (en) 1981-10-09 1981-10-09 Storage device with information check at recording

Country Status (1)

Country Link
SU (1) SU1003151A1 (en)

Similar Documents

Publication Publication Date Title
US3548177A (en) Computer error anticipator and cycle extender
SU1003151A1 (en) Storage device with information check at recording
SU1053161A1 (en) Controller for domain storage
SU1478210A1 (en) Data sorting unit
SU1587517A1 (en) Device for addressing buffer memory
SU691925A1 (en) Memory device
SU1596333A1 (en) Device for detecting errors in data transfer
SU670958A2 (en) Telemetry information processing device
SU1211735A1 (en) Device for checking program run
SU1660050A1 (en) Device for checking data stored on a magnetic medium
SU989555A1 (en) Information input device
SU515154A1 (en) Buffer storage device
SU886057A1 (en) Frequency pulse memory
SU377738A1 (en) DESCRIPTION OF THE INVENTION
SU1705873A1 (en) Device for checking read/write storages
SU1430960A1 (en) Device for monitoring program run in computer
SU824319A1 (en) Self-checking storage
SU907582A1 (en) Associative storage device
RU1833857C (en) Device for output of information
SU1361632A1 (en) Buffer memory
SU1488815A1 (en) Data source/receiver interface
SU1606972A1 (en) Device for sorting data
SU1280458A1 (en) Buffer storage
SU1485250A1 (en) Program check unit
SU1363213A1 (en) Multiinput signature analyser