SU1104588A1 - Storage with self-check - Google Patents
Storage with self-check Download PDFInfo
- Publication number
- SU1104588A1 SU1104588A1 SU833579288A SU3579288A SU1104588A1 SU 1104588 A1 SU1104588 A1 SU 1104588A1 SU 833579288 A SU833579288 A SU 833579288A SU 3579288 A SU3579288 A SU 3579288A SU 1104588 A1 SU1104588 A1 SU 1104588A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- address
- inputs
- register
- Prior art date
Links
Abstract
ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее накопитель , входной регистр числа, коммутатор записи, формирователь контрольных разр дов , регистр адреса, блок управлени , блок контрол , блок коррекции и выходной регистр числа, один выход которого подключен к первым входам блока коррекции и блока контрол , другой выход - к второму входу блока контрол , первый выход которого соединен с вторым входом блока коррекции, выход которого вл етс информационным выходом устройства и подключен к первому входу коммутатора записи, второй вход которого вл етс информационным входом устройства, а выход подключен к входу входного регистра числа, выход которого соединен с входом формировател контрольных разр дов, входы накопител соединены с выходами регистра адреса, входного регистра числа и формировател контрольных разр дов, а выход накопител подключен к входу выходного регистра числа, выходы с первого по п тый блока управлени соединены соответственно с управл ющими входами регистра адреса, входного регистра числа, накопител , выходного регистра числа и блока контрол , второй выход которого подключен к первому входу блока управлени , входы которого со второго по четвертый вл ютс соответственно входами чтени , записи и синхронизации устройства , отличающеес тем, что, с целью повыщени надежности устройства, в него введены коммутатор адреса, формирователь контрольного адреса, элемент И и формирователь сигнала паузы, входы которого подключены к входам чтени и записи устройства , а выход соединен с п тым входом бло (Л ка управлени , управл ющими входами коммутатора записи, коммутатора адреса и первым входом элемента И, второй вход которого подключен к щестому выходу блока управлени , третий вход - к второму выходу блока контрол , а выход элемента И соединен с входом формировател контрольного адреса, выход которого подключен к одному из входов коммутатора адреса, другой 4 СЛ вход которого вл етс адресным входом устройства , а выход коммутатора адреса соеСХ ) динен с входом регистра адреса. 00A SELF-MONITORED STORAGE DEVICE containing a drive, number input register, write switch, check bits generator, address register, control unit, control unit, correction unit and output number register, one output of which is connected to the first inputs of the correction unit and the control unit, the other the output is to the second input of the monitoring unit, the first output of which is connected to the second input of the correction unit, the output of which is the information output of the device and connected to the first input of the recording switch, the second the input of which is the information input of the device, and the output is connected to the input of the input number register, the output of which is connected to the input of the check digit generator, the accumulator inputs are connected to the outputs of the address register, the input number register and the check digit generator, and the output of the accumulator is connected to the input the output number register, the outputs from the first to the fifth control block are connected respectively to the control inputs of the address register, the input number register, the accumulator, the output number register and the block A control, the second output of which is connected to the first input of the control unit, whose inputs from the second to the fourth are respectively the read, write and synchronization inputs of the device, characterized in that, in order to increase the reliability of the device, the address switch is inserted into it, the control address generator , And element and pause signal conditioner, the inputs of which are connected to the read and write inputs of the device, and the output is connected to the fifth input of the unit (control unit, control inputs of the write switch, switch the address and the first input of the element, the second input of which is connected to the other output of the control unit, the third input to the second output of the control unit, and the output of the element AND connected to the input of the control address generator, the output of which is connected to one of the inputs of the address switch, the other 4 the input of which is the address input of the device, and the output of the address switch (coax) is connected to the input of the address register. 00
Description
Изобретение относитс к вычислительной технике, в частности к полупроводниковым запоминающим устройствам (ЗУ).The invention relates to computing, in particular, to semiconductor memory devices.
Известно запоминающее устройство с самоконтролем, содержащее блоки пам ти, формирователи контрольных разр дов кода Хэмминга, формирователи проверочного адова , дешифратор одноразр дных ошибок, схему обнаружени двухразр дных ошибок 1.A self-monitoring memory device is known that contains memory blocks, shaders of the Hamming code, shaders of the check hell, a one-bit error decoder, a two-bit error detection circuit 1.
В данном устройстве не используетс режим контрольного считывани с перезаписью скорректированной Информации в паузах обращени к ЗУ, что снижает достоверность хранимой информации.This device does not use the control read mode with overwriting the corrected Information during memory pauses, which reduces the reliability of the stored information.
Наиболее близким к предлагаемому вл етс запоминающее устройство с самоконтролем , содержащее накопитель, соединенный с регистро.м записи, блоком воспроизведени и регистром числа, блок коррекции, блок контрол , подключенные к блоку управлени , в котором осуществл етс перезапись скорректированной информации в накопитель только по тому адресу, по которому информаци считывалась потребителем 2.The closest to the present invention is a self-monitoring memory device containing a drive connected to a recording register, a playback unit and a number register, a correction unit, a control unit connected to the control unit, in which the corrected information is overwritten into the drive only according to address to which the information was read by the consumer 2.
В известном устройстве могут по витьс «м гкие отказы, св занные с о(-частицами , излучаемыми корпусами микросхем, космическими лучами и электромагнитными импульсами . Если при этом не проводить контрольного считывани с перезаписью скорректированной информации, то сбой накапливаютс и веро тность отказа ЗУ растет. Таким образом, недостатком устройства вл етс отсутствие автоматического контрольного считывани и перезаписи скорректированной информации в паузах обращени потребител к ЗУ, что существенно снижает надежность устройства.In the known device, there may appear "soft faults associated with o (-particles emitted by the body of the microcircuits, cosmic rays and electromagnetic pulses. If you do not carry out a control reading with overwriting the corrected information, the failure of the memory increases and the probability of memory failure increases Thus, the drawback of the device is the lack of automatic control reading and rewriting of the corrected information in the pauses of the consumer's access to the memory, which significantly reduces the reliability of the device. -keeping.
Цель изобретени - повышение надежности устройства путем обеспечени возможности коррекции записанной информации в паузах обращени к устройству.The purpose of the invention is to increase the reliability of the device by providing the possibility of correcting the recorded information in the pauses of accessing the device.
Поставленна цель достигаетс тем, что в запоминающее устройство с самоконтролем , содержащее накопитель, входной регистр числа, коммутатор записи, формирователь контрольных разр дов, регистр адреса , блок управлени , блок контрол , блок коррекции и выходной регистр числа, один выход которого подключен к первым входам блока коррекции и блока контрол , другой выход - к второму входу блока контрол , первый выход которого соединен с вторым входом блока коррекции, выход которого вл етс информационны.м выходом устройства и подключен к первому входу коммутатора записи, второй вход которого вл етс информационным входом устройства, а выход подключен к входу входного регистра числа, выход которого соединен с входом формировател контрольных разр дов, входы накопител соединены с выходами регистра адреса, входного регистра числа и формировател контрольных разр дов, а выход накопител подключен к входу выходного регистра числа, выходы с первого по п тый блока управлени соединены соответствен5 но с управл ющими входами регистра адреса , входного регистра числа, накопител , выходного регистра числа и блока контрол , второй выход которого подключен к первому входу блока управлени , входы которого с второго по четвертый вл ютс соответственно входами чтени , записи и синхронизации устройства, введены коммутатор адреса, формирователь контрольного адреса, элемент И и формирователь сигнала паузы, входы которого подключены к входам чтени и за5 ниси устройства, а выход соединен с п тым входом блока управлени , управл ющими входами коммутатора записи, коммутатора адреса и первым входом элемента И, второй вход которого подключен к шестому выходу блока управлени , третий вход - кThe goal is achieved in that a self-monitoring memory device containing a drive, a number input register, a recording switch, a check bits generator, an address register, a control unit, a control unit, a correction unit, and an output number register, one output of which is connected to the first inputs the correction unit and the control unit; another output is to the second input of the control unit, the first output of which is connected to the second input of the correction unit, the output of which is the information output of the device and connected to the first The input of the write switch, the second input of which is the information input of the device, and the output is connected to the input of the input register of a number, the output of which is connected to the input of the check digit generator, the drive inputs are connected to the outputs of the address register, the input number register and check digit generator, and the accumulator output is connected to the input of the output register of the number, the outputs from the first to the fifth control block are connected respectively to the control inputs of the address register, the input register of the number, accumulate Ate, output number register and control unit, the second output of which is connected to the first input of the control unit, whose inputs from the second to the fourth are respectively the read, write and synchronization inputs of the device, the address switch, the control address driver, and the pause signal generator are entered , the inputs of which are connected to the inputs of the reading and recording of the device, and the output is connected to the fifth input of the control unit, the control inputs of the write switch, the address switch and the first input of the AND element, the second the input of which is connected to the sixth output of the control unit, the third input to
второму выходу блока контрол , а выход элемента И соединен с входом формировател контрольного адреса, выход которого подключен к одному из входов коммутатора адреса, другой вход которого вл етс адрес5 ным входом устройства, а вы.ход коммутатора адреса соединен с входом регистра адреса . the second output of the control unit, and the output of the element I is connected to the input of the control address generator, the output of which is connected to one of the inputs of the address switch, the other input of which is the device's 5 input, and the output of the address switch is connected to the address of the address register.
На фиг. 1 представлена функциональна схема запоминающего устройства с самоконтролем; на фиг. 2 - пример выполнени бло0 ка управлени ; на фиг. 3 - пример выполнени блока контрол .FIG. 1 is a functional diagram of a self-monitoring memory device; in fig. 2 shows an example of execution of the control unit; in fig. 3 shows an example of execution of the control unit.
Запоминающее устройство содержит (фиг. 1) накопитель 1, блок 2 управлени , регистр 3 адреса, входной регистр 4 числа, формирователь 5 контрольных разр дов, выходной регистр 6 числа, блок 7 контрол , блок 8 коррекции, ком.мутатор 9 записи, коммутатор 10 адреса, формирователь 11 сигнала паузы, элемент И 12, формирователь 13 контрольного адреса.The storage device contains (Fig. 1) drive 1, control block 2, address register 3, input register 4 numbers, driver 5 test bits, output register 6 numbers, control block 7, correction block 8, switch 9, switch 9, switch 10 addresses, the driver 11 signal pause, the element And 12, the driver 13 of the control address.
Устройство имеет вход 14 чтени , вход 15 записи, адресный вход 16, информационные вход 17 и выход 18, вход 19 синхро .низации. На фиг. 1 обозначены выход 20 формировател 11, первый выход 21 блока 7, выходы 22-27 блока 2 с первого по щес той, выходы 28 и 29 регистра 6, второй выход 30 блока 7.The device has a read input 14, a write input 15, an address input 16, information input 17 and output 18, sync input 19. FIG. 1 designates the output 20 of the imaging unit 11, the first output 21 of the unit 7, the outputs 22-27 of the unit 2 from the first square, the outputs 28 and 29 of the register 6, the second output 30 of the unit 7.
Блок 2 управлени (фиг. 2) содержит элементы И 31 и 32, элементы ИЛИ 33 и 34, триггеры 35 чтени , и 36 записи, элеQ менты И 37-39, элемент 40 задержки и элемент НЕ 41.The control unit 2 (FIG. 2) contains AND 31 and 32 elements, OR elements 33 and 34, reading triggers 35, and 36 records, AND 37-39 elements, a delay element 40 and a HE element 41.
Блок 7 контрол содержит (фиг. 3) сумматоры 42, элемент ИЛИ 43 и элемент И- НЕ 44.Block 7 control contains (Fig. 3) adders 42, the element OR 43 and the element AND NOT 44.
5 Блок 8 коррекции может быть выполнен, например, в виде р да дешифраторов, входы которых соединены с выходами блока 7 контрол , а выходы подключаютс к первым входам поразр дных сумматоров, вторые входы которых соедин ютс с выходами информационных разр дов регистра 6, выходы сумматоров вл ютс информационным выходом 18 устройства. Формирователь 11 сигнала паузы может быть выполнен, например , по схеме ИЛИ с инверсией.5 Correction unit 8 can be performed, for example, in the form of a series of decoders, the inputs of which are connected to the outputs of the control unit 7, and the outputs are connected to the first inputs of one-bit adders, the second inputs of which are connected to the outputs of the information bits of the register 6, the outputs of adders are information output device 18. The shaper 11 signal pause can be performed, for example, according to the scheme OR with inversion.
Формирователь 13 контрольного адреса может быть выполнен, например, в виде счетчика , разр дность которого равна разр дности кода адреса. Остальные блоки устройства вл ютс стандартными элементами вычислительной техники и могут быть выполнены , например, на элементах серии 133.The control address generator 13 can be executed, for example, in the form of a counter, the bit of which is equal to the width of the address code. The remaining units of the device are standard computer elements and can be performed, for example, on elements of the 133 series.
Устройство работает следующим образом .The device works as follows.
Рассмотрим два режима: режим обращени - по входам 14 или 15 поступает сигнал чтени или записи соответственно; режим паузы - на входах 14 и 15 команды чтени или записи отсутствуют.Consider two modes: access mode — inputs 14 or 15 receive a read or write signal, respectively; pause mode — there are no read or write commands at the inputs 14 and 15.
В первом случае с входа 14 или 15 команда обращени подаетс на входы блока 2 управлени (фиг. 1). Если подаетс команда «чтение (по входу 14), то триггер 35 устанавливаетс в «1, а триггер 36 - в «О. Если подаетс команда «Запись (по входу 15), то триггер 36 устанавливаетс в «1, а триггер 35 - в «О. На выходе формировател 11 в этом с,пучае сигнал паузы не формируетс и на вход регистра 3 адреса через коммутатор 10 адреса поступает код адреса с входа 16, а на вход региЛра 4 через коммутатор 9 записи - информаци с входа 17. В соответствии с командой обращени и кодом адреса производитс запись информации в накопитель 1 из регистра 4 и формировател 5 контрольных разр дов (если по входу 15 поступила команда «Запись ) или чтение (если по входу 14 поступила команда «Чтение) информации из накопител 1 в регистр 6. Прочитанна информаци контролируетс в блоке 7 контрол , и, если возникает одиночна ошибка, информаци корректируетс в блоке 8 коррекции и выдаетс на выход 18.In the first case, from the input 14 or 15, the reversal command is applied to the inputs of the control unit 2 (Fig. 1). If the command "read (at input 14)" is given, then the trigger 35 is set to "1, and the trigger 36 is set to" O. If the "Write (input 15)" command is given, then the trigger 36 is set to "1, and the trigger 35 is set to" O. At the output of the imaging unit 11 in this second, the pause signal is not generated and the address code from input 16 is sent to the input of address register 3 via the address switch 10, and the input 4 from the recording switch 9 receives information from input 17. In accordance with the address command and the address code records information into drive 1 from register 4 and shaper 5 control bits (if the Write command received at input 15 or read from the drive 1 to Register 6 received at input 14. Read information controlled by in the control unit 7, and, if a single error occurs, the information is corrected in the correction unit 8 and outputted to the output 18.
Во втором случае на входы формировател 11 команды обращени не поступают и на его выходе 20 формируетс сигнал паузы , по которому на вход регистра 3 адреса через коммутатор 10 поступает адрес с выхода формировател 13 контрольного адреса, а на вход регистра 4 через коммутатор 9 записи поступает информаци с выходов блока 8 коррекций. Если в предыдущем такте обращени не было одиночной ошибки, высокий уровень с выхода 30 блока 7 контрол поступает на вход элемента И 31 блока 2 управлени (фиг. 2) и на вход эле.мента И 12,In the second case, the inputs of the shaper 11 do not receive commands and a pause signal is generated at its output 20, which receives the address from the output of the shaper 13 of the control address at the input of register 3 of the address through the switch 10, and enters the input of the register 4 through the switch 9 of the record from the outputs of block 8 corrections. If there was no single error in the previous treatment cycle, the high level from the output 30 of the control unit 7 goes to the input of the element And 31 of the control unit 2 (Fig. 2) and to the input of the element And 12,
на выходе элемента И 31 формируетс команда чтени , котора через элемент ИЛИ 33 устанавливает триггер 35 в единичное состо ние , в блоке 2 управлени формируетс команда чтени и в соответствии с этой командой и контрольным адресом в регистре 3 адреса из накопител 1 происходит чтение информации в регистр 6.at the output of the element 31, a reading command is formed, which through the element OR 33 sets the trigger 35 to one state, in the control block 2 a reading command is formed and in accordance with this command and the control address in register 3 of the address from accumulator 1 information is read into the register 6
Если в прочитанной информации нет ощибки, состо ние сигнала на выходе 30 блока 7 контрол не мен етс , в блоке 2 управлени сохран етс команда чтени , на выходе элемента И 12 формируетс сигнал , код адреса на выходе фор.мировател контрольного адреса увеличиваетс на 1 и выполн етс команда чтени . Аналогично команда чтени будет повторена по очеред ному адресу. Таким образом, в отсутствие сигнала обращени по входам 14 и 15 в устройстве происходит чтение информации из накопител 1 последовательно по всем адресам. Если в прочитанной информации есть ощибка, она исправл етс блоком 8 коррекции и на выходе 30 блока 7 контрол устанавливаетс низкий уровень, на выходе элемента И 32 формируетс команда записи, котора через элемент ИЛИ 34 устанавливает триггер 36 в единичное состо ние и в блоке 2 управлени формируетс команда записи , на выходе элемента И 12 сигнал не формируетс и на выходе формировател 13 контрольного адреса код не мен етс .If there is no error in the read information, the state of the signal at the output 30 of the control unit 7 does not change, the read command is saved in the control unit 2, a signal is output at the output of the element 12, the address code at the output of the test address gout is increased by 1 and read command is executed. Similarly, the read command will be repeated at the next address. Thus, in the absence of a reference signal on inputs 14 and 15, the device reads information from accumulator 1 sequentially at all addresses. If there is an error in the read information, it is corrected by correction block 8 and a low level is set at output 30 of control block 7, a write command is output at output 32 of the element 32, which through trigger OR 34 sets the trigger 36 to one and in block 2 a write command is formed, no signal is generated at the output of the And 12 element, and the code does not change at the output of the driver 13 of the control address.
С выхода блока 8 коррекции исправленна информаци через коммутатор 9 подаетс в регистр 4 и в накопите пь I производитс запись исправленного числа по адресу, где хранилась сбойна информаци , т. е. проводитс перезапись скорректированной информации. После этого продолжаетс контрольное считывание информации последовательно по всем адресам. И так до прихода команды по одному из входов 14 или 15. В результате информаци во всех чейках накопител , где был сбой, оказываетс восстановленной . Если сбои редки, а паузы в обращении присутствуют достаточно «асто, то в накопителе практически отсутствуют сбои информации.From the output of correction block 8, the corrected information through switch 9 is fed to register 4 and the accumulated number is written in accumulator I to the address where the failed information was stored, i.e., the corrected information is overwritten. After this, the check reading of information is continued sequentially at all addresses. And so, until the arrival of the command on one of the inputs 14 or 15. As a result, the information in all cells of the accumulator, where the failure occurred, is restored. If failures are rare, and pauses in circulation are fairly “frequent, then there is practically no information failure in the drive.
Наибольший эффект достигаетс при использовании изобретени в оперативном ЗУ большого объема. Использование в таком ЗУ в паузах обращени контрольного считывани с перезаписью скорректированной информации обращени позвол ет устран ть сбои в накопителе без затрат машинного времени, что повышает надежность пам ти на 10-15% без снижени ее производительности .The greatest effect is achieved when using the invention in a large-capacity operational memory. The use of such a memory in the pauses of control readout with overwriting the corrected circulation information eliminates failures in the drive without the cost of computer time, which increases the reliability of the memory by 10-15% without reducing its performance.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833579288A SU1104588A1 (en) | 1983-04-13 | 1983-04-13 | Storage with self-check |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833579288A SU1104588A1 (en) | 1983-04-13 | 1983-04-13 | Storage with self-check |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1104588A1 true SU1104588A1 (en) | 1984-07-23 |
Family
ID=21059081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833579288A SU1104588A1 (en) | 1983-04-13 | 1983-04-13 | Storage with self-check |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1104588A1 (en) |
-
1983
- 1983-04-13 SU SU833579288A patent/SU1104588A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Патент US № 3573728, кл. 340-146.1 опублик. 1972. 2. Авторское свидетельство СССР № 875474, кл. G 11 С 29/00, 1981 (прототип). * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1981001893A1 (en) | Self-correcting memory system and method | |
| SU1104588A1 (en) | Storage with self-check | |
| SU368647A1 (en) | MEMORY DEVICE | |
| RU1837364C (en) | Self-correcting random access memory | |
| SU1587600A2 (en) | Dynamic memory with error corrections | |
| SU1649614A1 (en) | Self-monitoring memory unit | |
| SU1075312A1 (en) | Storage with error correction | |
| SU1547035A1 (en) | Memory unit | |
| SU641503A1 (en) | Storage with blocking of faulty memory elements | |
| SU970480A1 (en) | Self-checking memory device | |
| SU1088073A2 (en) | Storage with error detection | |
| SU1203364A1 (en) | On-line storage with data correction | |
| SU410461A1 (en) | ||
| SU1273999A1 (en) | Bubble storage | |
| SU329578A1 (en) | MAGNETIC STORAGE DEVICE | |
| SU746744A1 (en) | Self-checking storage | |
| SU1667156A1 (en) | Error correcting memory | |
| SU1073798A1 (en) | Device for correcting errors in memory units | |
| SU964736A1 (en) | Error-correcting storage | |
| SU1065888A1 (en) | Buffer storage | |
| SU1425790A1 (en) | Storage with error detection | |
| SU855730A1 (en) | Self-checking storage device | |
| SU1249592A1 (en) | Storage with self-checking | |
| SU1133625A1 (en) | Dynamic storage with error correction | |
| SU1522293A1 (en) | Dynamic storage with error correction |