SU746744A1

SU746744A1 - Self-checking storage

Info

Publication number: SU746744A1
Application number: SU782605167A
Authority: SU
Inventors: Ромоальд Варданович Акопов; Оник Артемович Терзян; Леонид Микаелович Чахоян
Original assignee: Предприятие П/Я А-7390
Priority date: 1978-04-13
Filing date: 1978-04-13
Publication date: 1980-07-07

Description

Изобретение относится к запоминающим устройствам.The invention relates to storage devices.

Известно запоминающее устройство с самоконтролем, в котором для увеличения времени безотказной работы используются коды коррекции одиночной ошиб- ⁵ки, например код Хемминга jl].Known memory device with self-monitoring, in which to increase uptime used The error correction codes for a single ⁵ ki, e.g. Hamming code jl].

Однако в этом устройстве не может быть скорректирована двойная ошибка в считываемом слове.However, the double error in the read word cannot be corrected in this device.

Наиболее близким техническим реше- ^,0нием к изобретению является запоминающее устройство с самоконтролем, содержащее счетчик, регистр адреса, соединенный с первым и вторым накопителем, регистр информации, вход которого подключен к выходу первого накопителя, а выход - ко входу блока декодирования, один из выходов которого соединен со входом второго накопителя и первым вхо- _χдом блока управления, второй вход и первый выход которого подключены соответственно к выходу и управляющему входу второго накопителя И . .The solution closest ^{technical, 0} Niemi to the invention is a memory device with self-control, comprising a counter, an address register coupled to the first and second accumulator, the register information, the input of which is connected to the output of the first accumulator and an output - to the input of the decoding unit, one of the outputs of which are connected to the input of the second drive and the first input of the control unit _χ , the second input and the first output of which are connected respectively to the output and control input of the second drive And. .

В этом устройстве информация об к ошибке, обнаруженной блоком декодирования, сохраняется во втором накопителе для выявления 'отказавших блоков первое го накопителя. Однако это устройство не позволяет производить автоматический анализ информации второго накопителя для определения ненадежного блока первого накопителя, что снижает надежность устройства.In this device, information about the error detected by the decoding unit is stored in the second drive to identify 'failed blocks of the first drive. However, this device does not allow automatic analysis of the information of the second drive to determine the unreliable block of the first drive, which reduces the reliability of the device.

Целью изобретения является повышение надежности устройства.The aim of the invention is to increase the reliability of the device.

Поставленная цель достигается тем, что устройство содержит третий накопитель, дополнительный регистр и схему сравнения, причем адресные входы третьего накопителя подключены к другим выходам блока декодирования и первым входам дополнительного регистра, выход третьего накопителя соединен с информационным входом счетчика, счетный вход которого подключен ко второму выходу блока управления, а выход — к информационному входу третьего накопителя.This goal is achieved in that the device contains a third drive, an additional register and a comparison circuit, and the address inputs of the third drive are connected to other outputs of the decoding unit and the first inputs of the additional register, the output of the third drive is connected to the information input of the counter, the counting input of which is connected to the second output control unit, and the output is to the information input of the third drive.

\· .7' 3 746744 ,...... 4 '^ВтРрым входом дополнительного регистра ; й' первому входу схемы сравнения, выход которой подключен к управляющему входу дополнительного регистра, выход которо¹ Г*о соединен со вторым входом схемы сравнения, третий выход блока управления подключен к управляющему входу третьего накопителя.\ · .7 '3 746744, ...... 4' ^ W.Ram input of the additional register; th 'to the first input of the comparison circuit, the output of which is connected to the control input of the additional register, the output of which ¹ G * o is connected to the second input of the comparison circuit, the third output of the control unit is connected to the control input of the third drive.

На чертеже представлена блок-схема Предложенного запоминающего устройства с самоконтролем.The drawing shows a block diagram of the proposed storage device with self-control.

Устройство содержит регистр 1 адреса, первый накопитель 2,. регистр 3 информации, блок 4 декодирования, второй 5 и Третий 6 накопители, счетчик 7, дополнительный регистр 8, схему 9 сравнения, блок 1 О'управления.The device contains an address register 1, a first drive 2 ,. information register 3, decoding unit 4, second 5 and third 6 drives, counter 7, additional register 8, comparison circuit 9, O'control unit 1.

Регистр 1 соединен с накопителями 2 и 5. Вход регистра 3 подключен к выходу накопителя 2, а выход - ко входу блока 4, один из выходов которого соединен со входом накопителя 5 и Первым входом блока 10, второй вход и первый выход которого Подключены соответственно к выходу и управляющему входу накопителя 5.Register 1 is connected to drives 2 and 5. The input of register 3 is connected to the output of drive 2, and the output to the input of block 4, one of the outputs of which is connected to the input of drive 5 and the first input of block 10, the second input and first output of which are connected respectively to drive output and control input 5.

Адресные входы Накопителя 6 подключенье к другим выходам блока 4 и первым входам регистра 8. Выход накопителя 6 соединен с информационным Входом счетчика 7, счетный вход которого под'ключен ко второму выходу блока 10, а выход - к информационному входу накопителя 6, вторым входам регистра 8 и первому входу схемы 9 сравнения. Выход схемы 9 сравнения подключей к управляющему входу регистра 8, выход которогосоединен со вторым входом схемы 9 сравнения 1. Третий выход блока 10 подключен к'управляющему входу накопителя 6.The address inputs of Drive 6 are connected to the other outputs of block 4 and the first inputs of register 8. The output of drive 6 is connected to the information input of the counter 7, the counting input of which is connected to the second output of block 10, and the output to the information input of drive 6, the second inputs of the register 8 and the first input of the comparison circuit 9. The output of the comparison circuit 9 is connected to the control input of the register 8, the output of which is connected to the second input of the comparison circuit 9. The third output of the block 10 is connected to the control input of the drive 6.

Устройство имеет вход 11 и выход 12, а блок 4 - выходы 13 и 14.The device has an input 11 and an output 12, and block 4 - outputs 13 and 14.

На выходе 15 регистра 8 устанавли— ’йается адрес неисправного блока накопителя 2, а на выходе 16 — число ошибок в этом блоке.At the output 15 of register 8, the address is set— ’the address of the faulty block of drive 2 is set, and at the output 16, the number of errors in this block.

Устройство работает следующим обраэом. ‘The device operates as follows. ‘

Предполагается, что в запоминающем устройстве реализован код коррекции Одиночной ошибки (например, код Хэммин· га) и блоки накопителя 2 имеют одно- ’ разрядную структуру. ?It is assumed that a Single error correction code (for example, a Hammin · ha code) is implemented in the storage device and the blocks of the drive 2 have a single ’bit structure. ?

В исходном состоянии по всем адресам накопителей 5 и 6 записаны нули.In the initial state, zeros are recorded at all addresses of drives 5 and 6.

Код адреса по Входу 11 через регистр 1 одновременно поступает на 'адрёсмые входы накопителей 2 и 5. При обращении по неисправному адресу работа устройства происходит как обычно: выбранное из накопителя 2 слово поступает через ре₅ гистр 3 на выход 12.The address code for Input 11 through register 1 simultaneously arrives at the 'address inputs of drives 2 and 5. When accessing a faulty address, the device operates as usual: the word selected from drive 2 goes through output _{5 of} histogram 3 to output 12.

Возникновение одиночной ошибки при считывании слова из накопителя 2 приводит к появлению сигнала 1* одиночной ошибки на выходе 14 и корректирующих 10 разрядов на выходе 13 бЦока 4. Одновременно с этим по установленному'в регистре 1 коду адреса происходит считывание информации из накопителя 5, . которая поступает в блок 10. В это же 15 время содержимое ячейки накопителя 6, адресуемого корректирующими разрядами) с выхода 13 блока 4, заносится в счетчик 7. При этом, если с выхода накопителя 5 поступил нулевой сигнал, то блок 10 гене20 рируетсигнал счета (М.*) на счетном входе счетчика 7 и сигналы записи на соответствующих входах накопителей 5 и 6, Если же по данному адресу в накопителе 5 уже была записана *+1, то 25 состояние счетчика 7 не изменяется.The occurrence of a single error when reading a word from drive 2 leads to the appearance of a signal 1 * of a single error at output 14 and correcting 10 bits at the output of 13 bCock 4. At the same time, information is read from drive 5 using the address code set in register 1. which enters block 10. At the same time, the contents of the cell of the drive 6, addressed by corrective bits) from the output 13 of block 4 are entered into the counter 7. In addition, if a zero signal arrives from the output of the drive 5, then the block 10 generates a count signal ( M. *) at the counter input of counter 7 and the recording signals at the corresponding inputs of drives 5 and 6, If at this address * + 1 was already recorded in drive 5, then 25 the state of counter 7 does not change.

Таким образом, в накопитёльб по адресу слова, выдавшего ошибку, записывается ^w+l, а в ячейку накопителя 6, адресуемого корректирующими разря30 дами с выхода 13 блока 4, заносится ' ее прежнее.состояние, увеличенное в счетчике 7 на 1.Thus, ^w + l is written to the drive at the address of the word that generated the error, and its previous state, increased by 7 in the counter, is written to the drive unit 6, addressed by the correcting bits from output 13 of block 4.

При этом на выходе 15 регистра 8 устанавливается адрес блока накопителя 35 2 с максимальным числом отказов, а на выходе 16 - число отказов в данном блоке.At the same time, at the output 15 of register 8, the address of the drive block 35 2 with the maximum number of failures is set, and at the output 16, the number of failures in this block.

Определение на иболее повреждение го блока накопителя 2 выполняется следую⁴⁰ щим образом. ' ' ’.The determination of damage to the drive unit 2 is carried out in the following ⁴⁰ way. '''.

Блок 9 сравнивает информацию, поступающую на его входы с регистра 8 и счетчика 7, и если число на выходе счетчика 7 больше, чём число на выходе 16 ⁴⁵ регистра 8, то в регистр 8 по сигналу с выхода блока 9 заносится состояние счетчика 7 и адрес неисправного блока накопителя 2. В противном случае состояние регистра 8 не меняется.Block 9 compares the information received at its inputs from register 8 and counter 7, and if the number at the output of counter 7 is greater than the number at the output 16 ^{45 of} register 8, then the state of counter 7 and the address are entered into register 8 by the signal from the output of block 9 faulty drive unit 2. Otherwise, the state of register 8 does not change.

⁵⁰ Итак, устройство позволяет автоматически определять наиболее ненадежный блок накопителя 2 во время работы, который может быть заменен после завершения очередной программы вычислений. ⁵⁰ So, the device allows you to automatically determine the most unreliable block drive 2 during operation, which can be replaced after the completion of the next calculation program.

⁵⁵ Возможен вариант реализации устройства, при котором обеспечивается обнару? жение блоки, число ошибок в котором достигло определенного уровня. Для это5 746744 6 го необходимо в регистре 8 предусмотреть соответствующий вход (на чертеже не показан) для запирИ числа ошибок. При этом сигнал на выходе блока 9 будет указывать на наличие поврежденного ₅блока. ⁵⁵ Possible implementation of the device, which provides detection? blocks, the number of errors in which has reached a certain level. For this5 746744 6th it is necessary in register 8 to provide an appropriate input (not shown in the drawing) for locking the number of errors. In this case, the signal at the output of block 9 will indicate the presence of a damaged ₅ block.

Блок накопителя 2 может кроме одноразрядной иметь и другую организацию'. В этом случае на адресные входы накопи— . теля 6 следует подавать код адресов, <о соответствующий номеру данного блока, Таким образом, предложенное устройство позволяет заблаговременно автоматически обнаруживать наиболее ненадежный блок накопителя 2. Это дает возмож- 15 ность обслуживающему персоналу без проведения дополнительных диагостических операций выявить блоки, дальнейшая, эксплуатация которых может привести 'к остановке ЭВМ, и заменить их. 20The drive unit 2 may, in addition to one-bit, have another organization. ' In this case, save up to the address inputs. 6, the address code must be supplied, <o corresponding to the number of the given block. Thus, the proposed device allows to automatically detect the most unreliable block of the drive 2 in advance. This allows the maintenance personnel to identify blocks without further diagnostic operations, further operation of which can cause 'to stop the computer, and replace them. 20

Данное устройство при небольших затратах на дополнительное оборудование позволяет увеличить время безотказной работы ЭВМ.This device at low cost for additional equipment can increase the uptime of a computer.

Claims

The invention relates to storage devices. A self-monitoring memory device is known in which single error correction codes, for example, the Hamming code l, are used to increase the uptime. However, a double error in the readable word cannot be corrected in this device. The closest technical solution to the invention is a self-monitoring memory device, containing a counter, an address register connected to the first and second storage devices, the information register, whose input is connected to the first drive's output and the output to the decoding unit, one output. which is connected to the input of the second accumulator and the first input of the control unit, the second input and the first output of which are connected respectively to the output and control input of the second accumulator I.. In this device, information about and error encircled by the decoding unit is stored in the second accumulator for detecting the failed units of the first accumulator. However, this device does not allow automatic analysis of the information of the second storage device to determine the unreliable block of the first storage device, which reduces the reliability of the device. The aim of the invention is to increase the reliability of the device. The goal is achieved by the fact that the device contains a third drive, an additional register and a comparison circuit, the address inputs of the third drive are connected to other outputs of the decoding unit and the first inputs of the auxiliary register, the output of the third drive is connected to the information input of the counter, the counting input of which is connected to the second output control unit, and the output - to the information input of the third storage device. The second input of the additional register of the RF Comparison Circuit, the output of which is connected to the control input of the DBPlIntel register, the output of which is; It is connected with the second input of the comparison circuit, the third output of the ndfikJficjseB control unit to the control input of the third accumulator. The drawing shows a block diagram of yröylgr5kennogr for commemorating ycTpofcTBs with self-control. The device contains the address register 1, the drive 2, the information register 3, the decoding unit 4, the second 5 and the third 6 drives, the counter 7, the additional register 8, the comparison circuit 9, the control unit 1. Register 1 is connected to accumulators 2 and 5. The input of register 3 is pbd connected to youOtly of accumulator 2, and the output to the input of block 4, one of the outputs of which is connected to the input of accumulator 5 and the first input of block 10, the second input and the first 1АЙ1ШЙ: 5. The address inputs of the accumulator 6 are connected to the other outputs of block 4 and the first inputs of register 8. The output of accumulator 6 is connected to the information input of the counter 7, the counting input of which is connected to the second output of the block U , and output - to the information input in accumulator 6, the second inputs of the register 8 and the first input of the comparison circuit 9. The output of the comparison circuit 9 is connected to the control input of register 8, which is connected to the second input of the comparison circuit 9. The third output of unit 10 is connected to the control input of drive 6 .. The device has input IvHyhd 12, and block 4 has outputs 13 and 14 At output 15 of register 8, the address of the faulty block of accumulator 2 is set, and at output 16, the number of errors in this block. The device works as follows. It is assumed that, in the storage resolution of the & 11A iwtt itej, a single error (for example, the Hammi code) and blocks of storage device 2 have a one-bit structure. : In the initial situation, all addresses of the drives .5 and 6 are written with zeros. The address code for Input 11 through register 1 oaHOBjfieMeHHO is fed to the automatic inputs of drives 2 and 5. When accessing a faulty address, the device operates as usual: the word selected from drive 2 is sent through register 3 to output 12. A single error occurs when reading a word from accumulator 2 leads to 1 signal of 1 single error at output 14 and correction bits at output 13 of block 4. At the same time, the address code reads from accumulator 5, which is sent to register block l6. At the same time, the contents of the cell of accumulator 6, addressed by correcting bits from output 13 of block 4, are entered into the counter .7, Moreover, if the output of accumulator 5 received a zero signal, m6 block 10 generates a counting signal) at the counting input of counter 7 and the recording signals on the corresponding inputs of drives 5 and 6. If +1 has already been recorded at this address in drive 5, then the state of counter 7 does not change. Thus, the accumulator at the address of the word that generated the error is recorded, and the cell 6 of the accumulator 6, addressed by corrective digits from output 13 of block 4, is entered into its previous state, increased in counter 7 by 1. At the same time, at output 15 of the register 8 sets the address of accumulator block 2 with the maximum number of failures, and output 16 indicates the number of failures in this block. The determination of the most damaged block of accumulator 2 is performed as follows. Block 9 compares the information entering its inputs from register 8 and counter 7, and if the number at the output of counter 7 is greater than the number on input 16 of register 8, then register 8 to The signal from the output of block 9 records the state of counter 7 and the address of the faulty block of accumulator 2. In the case of the prohibitive case, the state of register 8 does not change. Thus, the device automatically determines the most unreliable block of accumulator 2 during operation, which can be replaced after the completion of the next computation program. An embodiment of the device, in which the detection of blocks is achieved, the number of ports in which has reached a certain level, is simulated. To do this, it is necessary to provide in the register 8 an appropriate input (not shown in the drawing) for locking the number of errors. In this case, the signal at the output of block 9 will indicate the presence of a damaged block. The accumulator block 2 may, in addition to one piazp day, have another organization; In this case, the address inputs corresponding to the number of this block should be submitted to the address inputs of the accumulator 6. Thus, the proposed device allows the most unreliable drive of drive 2 to be automatically detected in advance. This allows service personnel to detect blocks, further, the operation of which can lead to a computer stop, without replacing additional diagnostic operations. This device at low cost of additional equipment allows to increase the uptime of the computer. The invention refers to a self-monitoring device containing a counter, an address register connected to the first and second accumulators, a register whose input is connected to the output of the first one on the drive, and an output to the input of a decoding unit, one of the outputs of which I is connected to the input of the second accumulator and the first input of the control unit, the second input and the first output of which are connected respectively to the output and to the control input of the second accumulator, characterized in that, in order to improve the reliability of the device, it will be the third to an accumulator, an additional register and a comparison circuit, the address inputs of the third accumulator: bodies: connected to other outputs of the decode block and the first inputs of the additional register; the output of the third storage device is connected to the information input of the counter, the counting input of which is connected to the second output of the control unit, and the output to the information input of the third accumulator, the second inputs of the additional register and the first input of the comparison circuit, the output of which is connected to the control input of the additional register, the output of which It is connected to the second input of the comparison circuit, the third output of the control unit is connected to the control input of the third storage device. Sources of information received during the examination; ee 1. Kuzmin I.V., Burnazn, R.G.I., Kovergnn A.A. Computer control of the digital computer, M., Energie, 1974, p. 811, 61.

2. US Patent No. 399 9 051, cl. 235-153, 1976 (prototype).