SU822368A1 - Distributor - Google Patents

Distributor Download PDF

Info

Publication number
SU822368A1
SU822368A1 SU792786635A SU2786635A SU822368A1 SU 822368 A1 SU822368 A1 SU 822368A1 SU 792786635 A SU792786635 A SU 792786635A SU 2786635 A SU2786635 A SU 2786635A SU 822368 A1 SU822368 A1 SU 822368A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
distributor
bit
triggers
output
Prior art date
Application number
SU792786635A
Other languages
Russian (ru)
Inventor
Владимир Тимофеевич Шляхтин
Софья Сергеевна Баранова
Василий Ильич Кузин
Владимир Леонидович Истомин
Original Assignee
Предприятие П/Я Р-6758
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6758 filed Critical Предприятие П/Я Р-6758
Priority to SU792786635A priority Critical patent/SU822368A1/en
Application granted granted Critical
Publication of SU822368A1 publication Critical patent/SU822368A1/en

Links

Landscapes

  • Physical Or Chemical Processes And Apparatus (AREA)

Description

1one

Изобретение относитс  к импульсной технике и предназначено дл  формировани  распределенных во времени импульсов.The invention relates to a pulse technique and is intended to form pulses distributed in time.

Известен .распределитель, содержащий в каждом разр де-триггер с раздельными входами на логических элементах И-НЕ (ИЛИ-НЕ). Выход каждого из логических элементов, осуществл ющих сдвиг единицы в триггерах , соединен с нулевым входом триггера данного разр да, с единичным входом смежного с ним трих-гера с той стороны, в которую нербходимо осуществить сдвиг единицы, и со входом логического элемента, другой вхо которого соединен с нулевым плечом триггера данного разр да, а выход - .со входом данного логического элемента l .There is a known distributor that contains in each discharge a de-trigger with separate inputs on the AND-NOT (OR-NOT) gates. The output of each of the logic elements that shift the unit in the triggers is connected to the zero input of the trigger of the given bit, to the single input of the adjacent three-axis from the side in which it is necessary to shift the unit, and to the input of the logic element, the other input which is connected to the zero shoulder of the given bit, and the output is connected to the input of the logic element l.

Недостатком этого распределител   вл етс  относительно низка  дос- . товерность функционировани .The disadvantage of this distributor is relatively low. comradely functioning.

Известен также распределитель, сдержащий разр дные триггеры, инверсный выход каждого из которых соединен с входом установки следующего разр дного триггера, элемент И-НЕ и блок формировани  тактовых сигналов вход которого соединен с тактовымA distributor is also known to contain bit triggers, the inverse output of each of which is connected to the installation input of the next bit trigger, the NAND element and the clock generating unit whose input is connected to a clock

входом распределител , вход сброса которого соединен со входами сброса всех разр дных триггеров, кроме первого , первый выход блока формировани  тактовых сигналов соединен с входами установки нул  нечетных разр дных триггеров, входы установки нул  четных разр дных триггеров соединены с вторым выходом блока формировани  тактовых сигналов 2.the distributor input, the reset input of which is connected to the reset inputs of all bit triggers, except the first one; the first output of the clock shaping unit is connected to the inputs of the zero setting of odd bit triggers; .

Недостатком этого распределител   вл етс  относительно низка  достоверность функционировани .The disadvantage of this distributor is the relatively low reliability of operation.

Цель изобретени  - повышение дос5 товерности функционировани .The purpose of the invention is to increase the operational reliability.

Поставленна  цель достигаетс  тем, что в распределитель., содержа дий разр дные триггеры, инверсный выход каждого из которых соединен с The goal is achieved by the fact that in the distributor., The content of bit triggers, the inverse output of each of which is connected to

0 входом установки следующего разр дного триггера, элемент И-НЕ и блок формировани -тактовых сигналов, вход которого соединен с тактовым входом распределител , вход сброса которо5 го соединен с входами сброса всех разр дных триггеров, кроме первого, первый выход блока формировани  тактовых сигналов соединен с входами установки нул  нечетных разр дных 0 is the input of the next bit trigger setup, the NAND element and the formation of tact signals, the input of which is connected to the clock input of the distributor, the reset input of which is connected to the reset inputs of all of the discharge triggers except the first, the first output of the clock generation unit with inputs of setting zero odd bits

Claims (2)

1.Авторское свидетельство СССР № 350179, кл. Н 03 К 23/02, .1. USSR Author's Certificate No. 350179, cl. H 03 K 23/02,. 2.Авторское свидетельство СССР2. USSR author's certificate 364109,кл. Н 03 К 23/02,1973 (прототип ) .  364109, cl. H 03 K 23 / 02,1973 (prototype).
SU792786635A 1979-06-27 1979-06-27 Distributor SU822368A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792786635A SU822368A1 (en) 1979-06-27 1979-06-27 Distributor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792786635A SU822368A1 (en) 1979-06-27 1979-06-27 Distributor

Publications (1)

Publication Number Publication Date
SU822368A1 true SU822368A1 (en) 1981-04-15

Family

ID=20836503

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792786635A SU822368A1 (en) 1979-06-27 1979-06-27 Distributor

Country Status (1)

Country Link
SU (1) SU822368A1 (en)

Similar Documents

Publication Publication Date Title
EP0404127A3 (en) Signal generator
GB1433050A (en) Binary sequencegenerator compositions suitable for use in the production of porous building structu
SU822368A1 (en) Distributor
JPS6468016A (en) Clock pulse generating circuit
SU783961A1 (en) Synchro pulse generator
SU1462282A1 (en) Device for generating clocking pulses
SU364964A1 (en) ALL-UNION PAT? 111110-1 SHYAP?
SU515262A1 (en) Single pulse shaper
JPS648723A (en) Logic device
ES318469A1 (en) Binary to multilevel conversion by combining redundant information signal with transition encoded information signal
SU392485A1 (en) INKJET SHIFT REGISTER
SU886248A2 (en) Repetetion rate scaler
SU497718A1 (en) Device for generating pseudo-random signals of complex structure
SU491131A1 (en) Trigger register using mismatch signals
SU499654A1 (en) Clock Generator
SU785859A1 (en) Binary train generator
SU1103375A1 (en) Redundancy pulse generator
SU644031A2 (en) Synchro pulse generator
SU640448A1 (en) Bipolar signal multilevel regenerator
SU542337A1 (en) Discrete Random Timer
SU570205A1 (en) Frequency divider for dividing into 2.5
SU1531214A1 (en) Functional counter
SU1660142A1 (en) Pulse generator
SU932602A1 (en) Random pulse train generator
SU623257A1 (en) Discrete-action integrating arrangement