SU822176A1 - Устройство дл сравнени чисел - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в информационно-измерительных системах и устройствах дискретной автоматики.

Известно устройство дл  сравнени , содержащее элементы И, ИЛИ, НЕ, триггеры, подключенные к выходным элементам И, ИЛИ, счетчик, каждый разр д которого через тумблерну линеШсу подключен к выходному элеNieHTyИ и ко. входу соответствующего элемента НЕ. Это устройство предназначено дл  сравнени  чисел на больше , меньше и равно ij

Недостатком данного устройства  вл етс  невозможность проведени  сравнени  кодов чисел с некоторой допустимой погрешностью.

Наиболее близким по техническому решению к предлагаемому  вл етс  устройство дл  сравнени  чисел,используемое в информационно-измерительных системах дл  сжати  входного потока данных и содержащее элементы И/И-НЕ, триггеры, причем пр мые выходы первого и второго элементов И/И-НЕ соединены с первыми входами установки в единичное состо ние первого и второго триггеров

соответственно, инверсные выходы первого и второго элементов И/И-НЕ подключены к-первому и второму входам установки в единичное состо ние третьего триггера, входы синхронизации всех триггеров соединены со входом тактовых сигналов устройства , входы установки в нулевое состо ние всех триггеров подключены

o ко входу сброса устройства, третий и четвертый.входы установки в единичное состо ние третьего триггера соединены со входом задани  погрешности управлени  устройства, пр мые

5 выходы первого и второго триггеров подключены к п тому и шестому входам установки в единичное состо ние соответственно третьего триггера, инверсный выход первого триггера

0 соединен со вторым входом установки в единичное состо ние второго триггера , инверсный выход второго триггера подключен ко второму входу устацовки в единичное состо ние первого 5 триггера И .

Однако в таком устройстве операци  сравнени  с допустимой погрешностью выполн етс  только над двоичными числами, поэтому функциональ0 ные возможности устройства эграничвни , так как его нельз  использовать дл  сравнени  чисел, представленных в системе исчислени  с произвольным основанием. Целью изобретени   вл етс .расширение функциональных возможностей устройства за счет обеспечени  сравнени  чисел с произвольным основанием с допустимой погрешностью. Поставленна  цель достигаетс  тем, что в устройство дл  сравнени  чисел, содержащее элементы И/И-НЕ, триггеры, причем пр мые выходы перво го и второго элементов И/И-НЕ соединены с первыми входами установки в единичное состо ние первого и второго триггера соответственно, инверсные выходы первого и второго элементов И/И-НЕ подключены к первом у и второму входам установки в единичное состо ние третьего триггера, входы синхронизации всех Триггеров соединены со входом тактовых сигналов устройства, входы установки в нулевое состо ние всех триггеров подключены ко входу сброса устройства , третий и четвертый входы уста новки в единичное состо ние третьего триггера соединены со входом задани  погрешности управлени  устройства, пр мые выходы первого и второго три геров подключены к п тому и шестому входам установки в единичное состо  ние соответственно третьего триггер инверсный выход первого триггера соединен со вторым вхддом установки в единичное состо ние второго тригг ра, инверсный выход второго триггера подключен ко второму входу установки в единичное состо ние первог триггера, введены два элемента И-ИЛИ/И-ИЛИ-НЕ и четвертый триггер, причем пр мой выход первого триггер соединен с первым входом установки единичное состо ние четвертого триг гера и с первым входом первого элемента И-ИЛИ/И-ИЛИ-НЕ, пр мой выход которого подключен к первому входу второго элемента И/И-НЕ, пр мой выход второго триггера соединен со вторым входом установки в единичное состо ние четвертого триггера и с первым входом второго элемента И-ИЛИ/И-ИЛИ-НЕ, пр мой выход которо подключен к первому входу первого элемента И/И-НЕ, первый и второй ин формационные входы устройства соеди нены со вторыми входами первого и второго элементов, И-ИЛИ/И-ИЛИ-НЕ соответственно, выход четвертого триггера подключен к третьим входам первого и второго элементов И-ИЛИ/ /И-ИЛИ-НЕ, инверсные выходы которых соединены со вторыми -входами первог и второго элементов И/И-НЕ соответственно , вход задани  режима работы устройства подключен к четвертым входам элементов И-ИЛИ/ИгИЛИ-НЕ,вхо сигналов опроса устройства соединен третьим и четвертым входами устаовки в единичное состо ние четверого триггера. На чертеже изображена функциональа  схема устройства. Устройство содержит элементы -ИЛИ/И-ИЛИ-НЕ 1 и 2, элементы /И-НЕ 3 и 4, RS-триггеры 5-8, инфорационные входы 9 и 10 и управл ющие входы 11-15. Сравниваемые числа ,. ---ао и ., . . . b р в позиционной системе исчислени  с основанием . р & 2 пр мыми значени ми синхронно поступают старшими р-ичными разр дами вперед соответственно на входы 9 и 10 элементы И-ИЛИ/И-ИЛИ-НЕ 1 и 2. При этом кажда  цифра ag.bg представл етс  в виде изображающего ее т-разр дного .последовательного двоичного кода, причем сочетани  m двоичных разр дов, соответствующие , считаютс  недозволенными. Одновременно с подачей очередных цифр на вход 11 задани  режима работы устройства поступает т-разр дный последовательный двоичный код корректирующий поправки с р, необходимый дл  коррекции при определен- ных услови х либо числа А, либо числа В. На пр мых выходах элементов И, И-НЕ 3 и 4 определ етс  перва  ненулева  разность -между старшими разр дами очередных цифр сравниваемых чисел, котора  фиксируетс  как результат сравнени  А больше В, А меньше В на R.S-триггерах 6 и 7 соответственно. При , RS-триггер б по входу S первым старшим разр дом, в котором было несовпадение , после окончани  действи  тактового импульса, подаваемого на вход 13, установитс  в единичное состо ние и своим инверсным выходом .заблокирует установочный вход S RS-триггера 7,.а пр мым выходом установит разрешающий потенциал на одних входах S RS-триггеров 5 и 8 и на одном из входов элемента И-ИЛИ/И-ИЛИ-НЕ 2. При А-с в,, наоборот, в единичное состо ние установитс  RS-триггер 7 и своим инверсным выходом заблокирует установочный вход S RS-триггера 6, а пр мым выходом установит разрешающий потенциал на других входах S RS-триггеров 5 и 8 и на одном из входов элемента И-ИЛИ/ /И-ИЛИ-НЕ 1. В момент прихода первогостаршего разр да каждой цифры, начина  со второй, на вход 12 подаетс  импульс опроса. Если к этому моменту времени окажетс , 4Tq или , то RS-триггер 5, после окончани  действи  тактового импульса, устанавливаетс  в единичное состо ние, которое разрешает коррекцию цифр

а , а . , . ... , а о при Л В или цифр Ь ,.. Ьо при А В.

Коррекци  осуществл етс  путем поразр дного логического сложени  на элементах И-ИЛИ/И-ИЛИ-НЁ 1 и 2 соответствующих кодов цифр с кодом корректирующей поправки С. Результат сравнени  чисел с погрешностью +1 определ етс  нулевым состо нием RS-триггера 8, переброс которого в состо ние не равно осуществл етс  в соответствии с логическим выражением ,( А В) (. ) V ()(aVbJ), где а- , Ь - одноименные двоичные разр ды кодов цифр а, Ь соответственно . Следовательно, RS-триггер 8 сохран ет состо ние равно, если после фиксации результата сравнени  в оставшихс  (i+1)-младших двоичных разр дах числа А сто т нул и в этих же двоичных разр дах числа В с учетом их коррекции сто т единицы , и, наоборот, при А В в (i+1)-младших двоичных р зр дах числа А, с учетом их коррекции, сто т единицы и в этих же двоичных разр дах числа В - нули. Если же будет другое сочетание двоичных р зр дов, например, они будут равны друг друг а bg после фиксации результата , то RS-триггер 8 после окончани  действи  тактового импульса на момент Jcoвпaдeни  одноименных разр дов установитс  в единичное состойии или не равно.

Опрос результатов сравнени  производитс  после окончани  передачи кодов соответствующих чисел, и каходой операции сравнени  предшествует импульс сброса устройства, лодBaeMiifi на вход 14.

Результат сравнени  чисел определ етс  анализом нулевых состо ний RS-триггеров 6 и 7.

При сравнении чисел с погрешностьюИ на вход 15 подаетс  разрешаю1-;ий потенциал, а при сравнении с погрешностью, отличной от ±1, на вход 15 подаетс  запреша19Щий сигнал, который блокирует входы S RS-триггера 8 на момент анализа млаших разр дов чисел. В этом случае числа А и В сравниваютс  с погрешностью Д ±(2 p -1-oi) , где число k определ ет количество младших цифр, не участвующих в сравнении, а число об - точные и допустимые границы интервала погрешностей. Число 06 р - 1 определ ет точные границы интервала погрешностей , и все числа А и В, удовлетвор ющие условию IA-B.I р , будут сравниватьс  устройством.

Число 06 О определ ет допустимые границы интервала погрешностей, и числа-А и В, удовлетвор ющие условию р |А-В| р, могут сравниватьс  или не сравниватьс  устройством в зависимости от их положени  на числовой оси.

Следовательно, устройство обеспечивает сравнение чисел с произвольным основанием с допустимой погрешностью путем коррекции одного из двух 5 сравниваемых чисел, осуществл емой с учетом анализа текущих значений кодов

цифр этих чисел.

Использование предлагаемого

Q устройства дл  сжати  входного потока данных, представл емых в позиционной системе исчислени  с произвольным основанием, например в двоично-дес тичной системе, позвол ет уменьшить объем необходимого оборудовани  при реализации аппаратными методами компараторов с управл емой точностью сравнени , а также увеличить быстродействие информационно-измерительной системы за счет

0 конвейерной организации обработки массива р-ричных данных.

Claims (1)

1. Формула изобретени 

   25

   Устройство дл  сравнени  чисел, содержащее элементы И/И-НЕ, триггеры , причем пр мые выходы первого и второго элементов И/И-НЕ соединены с -., первыми входами установки в единичное состо ние первого и второго триггеров соответственно, инверсные выходы первого и второго элементов И/И-НЕ подключены к первому и второму входам установки в единичное

   5 состо ние третьего триггера, входы синхронизации всех триггеров соединены со входом тактовых сигналов устройства, входы установки в нулевое состо ние всех триггеров подключены ко входу сброса устройства, третий и четвертый входы установки в единичное состо ние третьего триггера соединены со входом задани  погрешности управлени  устройства, j пр мые выходы первого и второго триггеров подключены к п тому и шестому входам установки в единичное состо ние соответственно третьего триггера , инверсный выход первого триггера соединен со вторым входом установки в единичное состо ние второго триггера,инверсный выход второго триггера подключен ко второму входу установки в единичное состо ние первого J триггера, отличающеес 

   тем, что, с целью расширени  функциональных возможностей за счет обеспечени  сравнени  чисел с произвольным основанием с допустимой погрешностью , в него введены два элемента 0 и-ИЛИ/И-ИЛИ-НЕ и четвертый триггер, причем пр мой выход первого триггера соединен с первым входом установки в единичное состо ние четвертого триггера и с первым входом первого 5 элемента И-ИЛИ/И-ИЛИ-НЕ, пр мой вы