SU809133A1 - Device for computer system synchronization - Google Patents

Device for computer system synchronization Download PDF

Info

Publication number
SU809133A1
SU809133A1 SU782682658A SU2682658A SU809133A1 SU 809133 A1 SU809133 A1 SU 809133A1 SU 782682658 A SU782682658 A SU 782682658A SU 2682658 A SU2682658 A SU 2682658A SU 809133 A1 SU809133 A1 SU 809133A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
unit
line
generator
Prior art date
Application number
SU782682658A
Other languages
Russian (ru)
Inventor
Олег Павлович Самотугин
Виктор Михайлович Кузавков
Original Assignee
Научно-Исследовательский Институтуправляющих Вычислительных Машин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский Институтуправляющих Вычислительных Машин filed Critical Научно-Исследовательский Институтуправляющих Вычислительных Машин
Priority to SU782682658A priority Critical patent/SU809133A1/en
Application granted granted Critical
Publication of SU809133A1 publication Critical patent/SU809133A1/en

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ВЫЧИСЛИТЕЛЬНОЙ(54) DEVICE FOR SYNCHRONIZATION COMPUTATIONAL

СИСТЕМЫ ключей к выходу сумматора. Согласующий блок передает в линию высокий уровень напр жени , нулевой уровень присутствует в линии при отключении согласующего блока от нее 3. Недостатком этого устройства  вл етс  то, что оно не может работать при изменении частоты задающего генератора. При уменьшении частоты генератора напр жение на выходе интегратора может достигнуть напр жени  переключени  порогового блока . Начинаетс  процесс хаотичного переключени  блоков. Работа устройства синхронизации нарушаетс . При уменьшении частоты в небольших пределах уменьшаетс  помехоустойчивость порогового блока. Увеличение частоты также приводит к снижению помехоустойчивости . Все это снижает возможности и ограничивает область Применени  устройства . Оно может примен тьс  только при неизменной частоте генератора. При изменении частоты генератора необходимо перестраивать времена интегрировани  интеграторов, что само по себе неудобно, а в случа х, когда частота измен етс  в процессе работы, исключает возможность применени  устройства. В любом случае диапазон частот генератора ограничен пределами регулировки времени интегрировани . Цель изобретени  - устранение регулировки при изменении частоты генератора, т. е повышение надежности устройства. Поставленна  цель достигаетс  тем, что устройство дл  синхронизации вычислительной системы, содержащее задающий генератор , выход которого подключен к первому входу формировател  временных интервалов , выход которого подключен ко входу согласующего блока, второй вход соединен с выходом триггера, единичный вход которого соединен с выходом сумматора по модулю два, один из входов-которого соединен со входом согласующего блока, а другои - с его выходом, содержит счетчик, счетный вход которого подключен к выходу задающего генератора, выход - к нулевому входу триггера, а вход установки счетчика подключен к выходу согласующего блока. На чертеже приведена блок-схема устройства . Устройство содержит задающий, генератор 1, формирователь 2 временных интервалов , согласующий блок 3, счетчик 4 импульсов, триггер 5, сумматор 6 по модулю два, выход 7 и линию 8. Устройство входит в состав каждого блока обработки данных 9 группы. Выход генератора 1 соединен со счетным входом счетчика 4 и входом формировател  2 временных интервалов, выход которого соединен со входом согласующего блока 3 и одним из входов сумматора 6 по модулю два, другой вход которого соединен с выходом согласующего блока 3 и входом установки счетчика 4, выход которого соединен с нулевым входом триггера 5, единичный вход которого соединен с выходом сумматора 6 по модулю два, а выход - со входом формировател  2 временных интервалов. Устройство работает следующим образом . Генератор 1 каждого блока 9 генерирует импульсную последовательность, формирователь 2 формирует импульсы с необходимыми временными параметрами. Согласующий блок 3, выполненный в виде эмиттерного повторител , передает в линию 8 высокий уровень напр жени , а нулевой уровень присутствует в линии при отключеНИИ блока 3 от нее. Блоки 3 устройств образуют в совокупности элемент ИЛИ дл  положительного сигнала. Допустим, что единичный уровень сигнала по вилс  первым на выходе формировател  2 -временных интервалов одного из устроиств синхронизации, а на выходах формирователей остальных устройств присутствует нулевой уровень. В этом случае на входе сумматоров 6, подключенном к линии 8, присутствует уровень логической единицы, а на входе, подключенном к выходу формировател  временных интервалов 2, присутствует уровень логического нул . На выходе сумматора 6 по вл етс  уровень логической единицы, который устанавливает триггер 5 в единичное состо ние. Под действием сигнала с выхода триггера 5 на выходе формировател  2 устанавливаетс  сигнал нулевого уровн . Согласующий блок 3 отключаетс  от линии 8. Аналогично происходит отключение от линии 8 всех устройств синхронизации кроме того, где единичный уровень сигнала на выходе формировател  временных интервалов 2 по вилс  первым. Это устройство становитс  ведущим. Все блоки 9 тактируютс  серией синхроимпульсов, вырабатываемых этим устройством. При совпадении во времени единичного уровн  на выходах формирователей 2 нескольких устройств в линии присутствуют синхроимпульсы. При несовпадении единичного уровн  в линии с единичным уровнем на выходах формирователей отдельных устройств синхронизации эти устройства отключаютс . В конечном итоге ведущим становитс  только одно устройство синхронизации. С выхода генератора 1 импульсы поступают на счетный вход счетчика 4. При наличии синхроимпульсов в линии 8 счета не происходит, так как счетчик 4 устанавливаетс  этими импульсами в нулевое состо ние по входу установки. При отсутствии синхроимпульсов в линии 8 счетчики 4 всех устройств начинают счет импульсов генератора 1. Коэффициент счета в каждом устройстве устанавливаетс  отличным от других.SYSTEM key to the adder output. The matching unit transmits a high voltage to the line, a zero level is present in the line when the matching unit is disconnected from it 3. A disadvantage of this device is that it cannot operate when the frequency of the master oscillator changes. If the generator frequency decreases, the voltage at the integrator output can reach the switching voltage of the threshold unit. The process of chaotic block switching begins. The synchronization device is disrupted. When the frequency decreases in a small range, the noise immunity of the threshold unit decreases. Increasing the frequency also leads to lower noise immunity. All this reduces the possibilities and limits the scope of the device. It can only be applied at a constant generator frequency. When the oscillator frequency changes, it is necessary to tune the integrator integration times, which is inconvenient in itself, and in cases where the frequency changes during operation, it excludes the possibility of using the device. In any case, the frequency range of the generator is limited to the limits of adjustment of the integration time. The purpose of the invention is to eliminate adjustment when the generator frequency changes, i.e., to increase the reliability of the device. The goal is achieved by the fact that a device for synchronizing a computing system containing a master oscillator, the output of which is connected to the first input of the time interval generator, the output of which is connected to the input of the matching unit, the second input is connected to the output of the trigger, the single input of which is connected to the output of the modulo two, one of the inputs of which is connected to the input of the matching unit, and the other - with its output, contains a counter, the counting input of which is connected to the output of the master oscillator, output - Valid Trigger to zero and counter set input connected to the output of the matching unit. The drawing shows a block diagram of the device. The device contains a master, a generator 1, a driver 2 time intervals, a matching unit 3, a pulse counter 4, a trigger 5, an adder 6 modulo two, an output 7 and a line 8. The device is part of each data processing unit 9 of the group. The output of the generator 1 is connected to the counting input of the counter 4 and the input of the generator 2 time intervals, the output of which is connected to the input of the matching unit 3 and one of the inputs of the adder 6 modulo two, the other input of which is connected to the output of the matching unit 3 and the installation input of the counter 4, output which is connected to the zero input of the trigger 5, a single input of which is connected to the output of the adder 6 modulo two, and the output to the input of the driver 2 time intervals. The device works as follows. The generator 1 of each block 9 generates a pulse sequence, the shaper 2 generates pulses with the necessary time parameters. Matching unit 3, made in the form of an emitter follower, transmits a high voltage level to line 8, and a zero level is present in the line when unit 3 is disconnected from it. Blocks of 3 devices form an OR element for a positive signal. Let us assume that the unit signal level is the first one at the output of the imaging unit 2 — the time intervals of one of the synchronization devices, and the outputs of the imaging devices of other devices present a zero level. In this case, at the input of adders 6, connected to line 8, there is a logical unit level, and at the input, connected to the output of time slot 2, there is a logical zero level. At the output of the adder 6, the level of the logical unit appears, which sets the trigger 5 to one. Under the action of the signal from the output of the trigger 5, the output signal of the driver 2 is set to a zero level signal. Matching unit 3 is disconnected from line 8. Similarly, all synchronization devices are disconnected from line 8 except where the unit signal level at the output of the time interval 2 is the first one. This device becomes the master. All blocks 9 are clocked with a series of clock pulses generated by this device. When the unit level coincides in time at the outputs of the shaper 2 of several devices, there are sync pulses in the line. If the unit level in the line does not match with the unit level at the outputs of the drivers of individual synchronization devices, these devices are turned off. In the end, only one synchronization device becomes the lead. From the output of generator 1, the pulses arrive at the counting input of counter 4. In the presence of synchronous pulses in line 8, the counting does not occur, since the counter 4 is set by these pulses to the zero state at the installation input. In the absence of sync pulses on line 8, the counters 4 of all devices start counting the pulses of generator 1. The counting factor in each device is set different from the others.

Ведущим становитс  устройство синхронизации с наименьшим коэффициентом счета, так как на выходе счетчика 4 этого устройства сигнал переполнени , устанавливающий триггер 5 в нулевое состо ние по витс  раньще, чем в других устройствах, В линии 8 по вл ютс  синхроимпульсы, которые сбрасывают счетчики 4 в исходное состо ние. Включение остальных устройств не происходит.The synchronization device with the smallest counting coefficient becomes the master, because the output of the counter 4 of this device overflow signal, which sets the trigger 5 to the zero state is more advanced than other devices, synchro pulses appear on line 8, which reset the counters 4 to the original condition. The inclusion of other devices does not occur.

В отличие от известного в предлагаемом устройстве устран етс  регулировка при изменении частоты задающих генераторов. Устройство работоспособно в широком диапазоне частот без изменени  параметров элементов. Все это повышает эффективность его использовани , повышает серийнойсть , удобство эксплуатации.In contrast to the known device, the adjustment is eliminated when the frequency of the master oscillators is changed. The device operates in a wide frequency range without changing the parameters of the elements. All this increases the efficiency of its use, increases the serial production, ease of operation.

Claims (3)

1.Патент США № 3602900, кл. 340-1725, опублик. 1971.1. US patent number 3602900, class 340-1725, publ. 1971. 2.Патент Франции № 2114901, кл. G 06 F 1/04, опублик. 1972.2. The patent of France No. 2114901, cl. G 06 F 1/04, published. 1972. 3.Авторское свидетельство СССР по за вке № 2451375 / 24 кл. G 06 F 1/04, 1977 (прототип).3. USSR author's certificate for application number 2451375/24 cl. G 06 F 1/04, 1977 (prototype).
SU782682658A 1978-11-10 1978-11-10 Device for computer system synchronization SU809133A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782682658A SU809133A1 (en) 1978-11-10 1978-11-10 Device for computer system synchronization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782682658A SU809133A1 (en) 1978-11-10 1978-11-10 Device for computer system synchronization

Publications (1)

Publication Number Publication Date
SU809133A1 true SU809133A1 (en) 1981-02-28

Family

ID=20792831

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782682658A SU809133A1 (en) 1978-11-10 1978-11-10 Device for computer system synchronization

Country Status (1)

Country Link
SU (1) SU809133A1 (en)

Similar Documents

Publication Publication Date Title
JPS6347105Y2 (en)
SU809133A1 (en) Device for computer system synchronization
SU1497721A1 (en) Pulse train generator
SU754399A1 (en) Device for synchronizing a group of data-processing units
SU941975A1 (en) Computer clocking device
SU781801A1 (en) Time-spaced pulse shaper
SU744947A1 (en) Pulse synchronizing device
SU660043A1 (en) Device for synchronizing the group of data-processing units
SU813396A1 (en) Controlled timing pulse generator
SU553737A1 (en) Sync device
SU898408A1 (en) Device for synchronization of computer system units
SU828407A1 (en) Device for shaping difference frequency pulses
SU790217A1 (en) Pulse delay device
SU930724A1 (en) Synchronization device
SU839029A1 (en) Pulse shaper
RU1783526C (en) Random member generator
SU1531195A1 (en) Device for pulse synchronization
SU788411A1 (en) Phase correcting device
SU1735952A1 (en) Shaft-code turning angle converter
SU454546A1 (en) Device for generating a signal for the end of the exchange of information
SU864529A2 (en) Shaper of single pulses synchronized by clock frequency
SU1091351A1 (en) Pulse frequency divider having adjustable pulse duration
SU559386A1 (en) Pulse synchronization device
RU2238610C2 (en) Pulse synchronizing device
SU684758A1 (en) Arrangement for synchronizing by cycles