SU1091351A1 - Pulse frequency divider having adjustable pulse duration - Google Patents
Pulse frequency divider having adjustable pulse duration Download PDFInfo
- Publication number
- SU1091351A1 SU1091351A1 SU833534484A SU3534484A SU1091351A1 SU 1091351 A1 SU1091351 A1 SU 1091351A1 SU 833534484 A SU833534484 A SU 833534484A SU 3534484 A SU3534484 A SU 3534484A SU 1091351 A1 SU1091351 A1 SU 1091351A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulse
- output
- input
- trigger
- duration
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ С РЕГУЛИРУЕМОЙ ДЛИТЕЛЬНОСТЬЮ ИМПУЛЬСОВ, содержащий счетчик импульсов, счетный вход которого соединен с входной шиной, а выходы - с первыми группами входов первого и второго элементов сравнени , вторые группы входов которых соединены соответственно с первой и второй кодовыми шинами, и триггер, инверсный и пр мой выходы которого соединены с управл ю щими входами соответственно первого и второго элементов сравнени , а также соответственно с первой и второй выходными шинами, отличающийс тем, что, с целью расширени его функционешьных возможностей .путем раздельного осуществлени установки частоты и длительности выходных импульсов при одновременном упрощении, вход запуска триггера соединен с выходом первого элемента сравнени , а i вход сброса - с выходом второго элемента сравнени и входом сброса счет (Л чика импульсов. I} Х 9 Г 1Л СП 8A TIMER OF THE PULSE OF THE PULSE OF A PULSE WITH A REGULATED DURATION OF PULSES, containing a pulse counter, the counting input of which is connected to the input bus, and the outputs - the inverse and direct outputs of which are connected to the control inputs of the first and second comparison elements, respectively, as well as the first and second output buses, respectively, wherein o, in order to expand its functional capabilities. by separately setting the frequency and duration of the output pulses while simplifying, the trigger trigger input is connected to the output of the first comparison element, and i the reset input - with the output of the second comparison element and the reset input account (Pulse . I} X 9 G 1L SP 8
Description
11 011 0
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники дл получени серий тактовых импульсов.The invention relates to a pulse technique and can be used in automation and computing devices for producing a series of clock pulses.
Известно устройство, содержащее р д последовательно соединенных счетчиков импульсов, выходы которых через дешифраторы и переключатели выбора кратности соединены с входом элемента совпадени , выход которого через элемент антисовпадени соединен с входами сброса счетчиков импульсов fl A device is known comprising a series of serially connected pulse counters, the outputs of which are connected to the input of a coincidence element through decoders and selection switches, the output of which is connected to the reset inputs of pulse counters through an anti-coincidence element.
Недостаток этого устройства заключаетс в ограниченных функциональных возможност х из-за, невозможности автоматического управлени коэффициен- том делени и длительностью выходного импульса.The disadvantage of this device lies in the limited functionality due to the inability to automatically control the division factor and the duration of the output pulse.
Наиболее близким по технической сущности и достигаемому результату к предлагаемому вл етс делитель частоты следовани импульсов с регулируемой длительностью импульса, содержащий счетчик импульсов, счетный вход которого соединен с входной шииой , а выходы - с первыми группами входов первого и второго элемеитов сравнени , вторые группы входов Kotoрых соединены соответственно с перной и второй кодовыми шинами, первый триггер, инверсный и пр мой выходы которого соединены с управл ющими входами соответственно первого и второго элементов сравнени , а также соответственно с первой и второй выходными шинами, а вход - с входом сброса счетчика импульсов и инверсным выходом второго триггера, вход запуска которого соединен с входной шиной, а первый и второй входы сброса - с выходами соответственно первого и второго элементов сравнени 23.The closest in technical essence and the achieved result to the proposed is a pulse-frequency divider with adjustable pulse duration, containing a pulse counter, the counting input of which is connected to the input line, and the outputs - with the first groups of inputs of the first and second elements of the comparison, the second groups of inputs connected to the first and second code buses respectively, the first trigger, the inverse and direct outputs of which are connected to the control inputs of the first and second elements respectively in comparison with the first and second output buses respectively, and the input to the reset input of the pulse counter and the inverse output of the second trigger, the start input of which is connected to the input bus, and the first and second reset inputs to the outputs of the first and second comparison elements, respectively 23.
Недостаток этого устройства состоит в ограниченных функциональных возможност х , заключающихс в том, что частота выходных импульсов зависит от суммы кодов, поступающих на первую и вторую кодовые шины, кроме того устройство сложно.The disadvantage of this device lies in the limited functionality that the frequency of the output pulses depends on the sum of the codes sent to the first and second code buses, and the device is also complicated.
Цель изобретени - расширение функциональных возможностей путем раздельного осуществлени установки частоты и длительности выходных импульсов при одновременном упрощении устройства. The purpose of the invention is to expand the functionality by separately setting the frequency and duration of the output pulses while simplifying the device.
Поставленна цель достигаетс тем, что в устройстве, содержащем счетчик импульсов, счетный вход которого сое512The goal is achieved by the fact that in the device containing a pulse counter, the counting input of which is
динен с входной шиной, а выходы - с первыми группами входов первого и второго элементов сравнени , вторые группы входов которых соединены соответственно с первой и второй кодовыми шинами, и триггер, инверсный и пр мой выходы которого соединены с управл ющими входами соответственно первого и второго элементов сравнёни , а также соответственно с первой и второй выходными шинами, вход запуска триггера соединен с выходом первого элемента сравнени , а вход сброса - с выходом второго элемента сравнени и входом сброса счетчика импульсов.The bus is connected to the input bus, and the outputs are with the first groups of inputs of the first and second elements of the comparison, the second groups of inputs of which are connected respectively to the first and second code buses, and the trigger, the inverse and direct outputs of which are connected to the control inputs of the first and second elements, respectively comparison, as well as, respectively, with the first and second output buses, the trigger start input is connected to the output of the first comparison element, and the reset input is connected to the second comparison element output and the pulse counter reset input.
На чертеже представлена структурна электрическа схема устройства.The drawing shows a structural electrical circuit of the device.
Делитель частоты следовани импульсов с регулируемой длительностью импульсов содержит счетчик 1 импульсов , счетный вход которого соединен с входной шиной 2, а выходы - с первыми группами входов первого и второго элементов 3 и 4 сравнени , вторые группы входов которых соединены соответственно с лервой и второй кодовыми шинами 5 и 6, и триггер 7, инверсный и пр мой выходы которого соединены г, управл ющими входами соответственно элементов 3 и 4, а также соответственно первой и второй выходными шинами 8 и 9, вход запуска триггера 7 соединен с выходом элемента 3, а вход сброса - с выходом элемента 4 и входом сброса счетчика 1.A pulse width adjustable frequency divider with an adjustable pulse duration contains a pulse counter 1, the counting input of which is connected to the input bus 2, and the outputs - with the first groups of inputs of the first and second elements 3 and 4 of the comparison, the second groups of inputs of which are connected respectively with the first and second code buses 5 and 6, and the trigger 7, the inverse and direct outputs of which are connected by g, the control inputs of elements 3 and 4, respectively, as well as the first and second output buses 8 and 9, respectively, the trigger trigger input 7 is connected to the outlets element 3, and the reset input - with the output of element 4 and the reset input of the counter 1.
Делитель частоты следовани импульсов с регулируемой длительностью импульсов работает следующим образом.A pulse frequency divider with adjustable pulse duration works as follows.
В исходном состо нии -счетчик сброшен, на выходе элементов 3 и 4 высокие уровни, на входной шине 2 низкий уровень, триггер 7 сброшен, на выходной шине 9 - низкий уровень, который блокирует работу элемента 4, на выходной шине 8 - высокий уровень, который разблокирует элемент 3, на кодовой шине 5 установлен код, соответствующий величине длительности импульсов выходных импульсов. На кодовой шине 6 - код, соответствующий величине периода выходных импульсов.In the initial state, the counter is reset, the output of elements 3 and 4 is high, the input bus 2 is low, the trigger 7 is reset, the output bus 9 is low, which blocks the operation of element 4, on the output bus 8, high which unlocks element 3, a code is set on the code bus 5, corresponding to the pulse duration of the output pulses. On code bus 6, the code corresponding to the value of the period of the output pulses.
При поступлении тактовых импульсов на входную шину 2 счетчик 1 считает их до величины кода, задаваемого по шине 5, При совпадении на выходе счетчика 1 на шине 5 элемент 3 вырабатывает низкий уровень, по которому триггер 7 устанавливаетс в единичное со310 счо ние. Смена состо ний на выходе триггера 7 приводит к блокировке работы элемента 3, на выходе которого устанавливаетс высокий уровень. Одновременно разрешаетс работа элемента 4. В момент совпадани величины кода на выходе счетчика 1 с кодом, задаваемым по шине 6, элемент 4 срабатывает выдава на выходе низкий уровень, по которому счетчик 1 и триггер 7 устананливаютс в исходное состо ние. Пос ле установки триггера 7 в исходное состо ние низкий уровень на шине 9 блокирует элемент 4 и на его выходе устанавливаетс высокий уровень, который разрешает работу счетчику 1. Таким образом, на выходных шинах 8 и 9 формируютс импульсы, период и I4 длительность которых определ ютс значени ми двоичных кодов на кодовых шинах 6 и 5 соответственно. Делитель частоты следовани импульсов с регулируемой длительностью импульсов легко реализуетс на цифровых интегральных микросхемах любой серии. По сравнению с устройством-прототипом предлагаемый делитель частоты следовани импульсов с регулируемой длительностью импульсов имеет более широкие функциональные возможности: позвол ет раздельно управл ть коэффициентом делени устройства и длительностью импульса на его выходе. Одновременно данное устройство и проще устройства-прототипа.When the clock pulses arrive at the input bus 2, the counter 1 counts them up to the code set by bus 5. When the output of counter 1 on bus 5 coincides, element 3 generates a low level, through which the trigger 7 is set to a single value. The change of states at the output of the trigger 7 leads to the blocking of the operation of the element 3, the output of which is set at a high level. At the same time, the operation of element 4 is resolved. At the moment of coincidence of the code value at the output of counter 1 with the code specified by bus 6, element 4 triggers a low level output at which counter 1 and trigger 7 are reset. After the trigger 7 is set to its initial state, a low level on bus 9 blocks element 4 and a high level is established at its output, which enables operation of counter 1. Thus, pulses are generated on output buses 8 and 9, the period and I4 of which are determined the values of binary codes on code buses 6 and 5, respectively. A pulse frequency divider with an adjustable pulse duration is easily implemented on digital integrated circuits of any series. Compared to the prototype device, the proposed pulse-frequency divider with an adjustable pulse duration has wider functional capabilities: it allows you to separately control the division factor of the device and the pulse duration at its output. At the same time, this device and simpler device prototype.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833534484A SU1091351A1 (en) | 1983-01-06 | 1983-01-06 | Pulse frequency divider having adjustable pulse duration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833534484A SU1091351A1 (en) | 1983-01-06 | 1983-01-06 | Pulse frequency divider having adjustable pulse duration |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1091351A1 true SU1091351A1 (en) | 1984-05-07 |
Family
ID=21043551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833534484A SU1091351A1 (en) | 1983-01-06 | 1983-01-06 | Pulse frequency divider having adjustable pulse duration |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1091351A1 (en) |
-
1983
- 1983-01-06 SU SU833534484A patent/SU1091351A1/en active
Non-Patent Citations (1)
Title |
---|
ЬАвторское свидетельство СССР № 783996, кл. Н 03 К 21/36, 11.01.79. 2. Авторское свидетельство СССР № 924868, кл. Н 03 К 23/02, 31.10.80 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1091351A1 (en) | Pulse frequency divider having adjustable pulse duration | |
RU2019907C1 (en) | Programmable pulse generator | |
US4164712A (en) | Continuous counting system | |
SU982200A1 (en) | Controllable frequency divider | |
SU1182667A1 (en) | Frequency divider with variable countdown | |
SU1088106A1 (en) | Device for selecting pulses from pulse sequence | |
SU1172004A1 (en) | Controlled frequency divider | |
SU1051732A1 (en) | Frequency divider with controlled division ratio | |
SU1226662A1 (en) | Frequency divider with discrete controlling of pulse duration | |
SU641658A1 (en) | Multiprogramme frequency divider | |
SU1298910A1 (en) | Frequency divider with variable countdown | |
SU1358063A1 (en) | Digital phase-frequency comparator | |
SU1056467A1 (en) | Pulse repetition frequency divider with variable division ratio | |
SU1181134A1 (en) | Pulse repetition frequency divider | |
SU1188884A1 (en) | Pulse repetition frequency divider | |
SU1555839A1 (en) | Pulse repetition frequency multiplier | |
SU1190358A1 (en) | Time relay | |
SU930626A1 (en) | Pulse delay device | |
SU1045388A1 (en) | Switching device | |
SU1241468A2 (en) | Pulse repetition frequency divider with controlled pulse duration | |
SU1437986A1 (en) | Phase-pulse modulation device | |
SU1730713A1 (en) | Digital frequency discriminator | |
SU1127097A1 (en) | Frequency w divider with variable countdown | |
SU1166294A1 (en) | Distributor | |
SU1092757A1 (en) | Pulse train discriminator |