SU1092757A1 - Pulse train discriminator - Google Patents

Pulse train discriminator Download PDF

Info

Publication number
SU1092757A1
SU1092757A1 SU813249099A SU3249099A SU1092757A1 SU 1092757 A1 SU1092757 A1 SU 1092757A1 SU 813249099 A SU813249099 A SU 813249099A SU 3249099 A SU3249099 A SU 3249099A SU 1092757 A1 SU1092757 A1 SU 1092757A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
pulse
output
counter
pulse counter
Prior art date
Application number
SU813249099A
Other languages
Russian (ru)
Inventor
Лев Андреевич Фомин
Анатолий Кузьмич Мерзляков
Original Assignee
Пермское Высшее Военное Командное Училище
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пермское Высшее Военное Командное Училище filed Critical Пермское Высшее Военное Командное Училище
Priority to SU813249099A priority Critical patent/SU1092757A1/en
Application granted granted Critical
Publication of SU1092757A1 publication Critical patent/SU1092757A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

УСТРОЙСТВО ДЛЯ БЬЩЕЛЕНИЯ СЕРИЙ ИМПУЛЬСОВ, содержащее первый и второй счетчики импульсов, асинхрониьш триггер, первый вход которо соединен с выходом первого счетчика импульсов, счетный вход которого под ключен к выходу первого элемента И второй элемент И и тактовую шину, отличающеес  тем, что, с целью расщирени  функциональных возможностей, в него дополнительно введены третий и четвёртый счетчики импульсов, элемент задержки и элемен ты И по числу разр дов первого счетчика импульсов, причем выходы дополнительных элементов И соединены с установочными входами соответствующих разр дов первого счетчика импульсов , выход которого подключен к собственному установочному входу, к счетному входу второго счетчика импульсов , первому пходу второго элемента И и через элемент задержки к первым входам дополнительных элементов И, вторые входы которых соединены с соответствующими поразр дными выходами второго счетчика импульсоп, выходы третьего и четвертого счетчиков импульсов подключены соответственно к первому входу первого элемента И и к второму входу асинхронного триггера, выход которого соединен с вторым входом первого элемента И, выход второго элемента И подключен к установочному входу второго счетчика импульсов второй вход второго элемента И подключен к выходу четвертого счетчика импульсов, вход которого соединен с входоп третьего счетчика импульсов и с тактовой щиной,A DEVICE FOR THE ELIMINATION OF A SERIES OF PULSES, containing the first and second pulse counters, asynchronous trigger, the first input of which is connected to the output of the first pulse counter, the counting input of which is connected to the output of the first element And the second element AND and the clock bus, characterized in that extension of functionality, the third and fourth pulse counters, the delay element and the elements And by the number of bits of the first pulse counter are additionally introduced, and the outputs of the additional elements And S with the installation inputs of the corresponding bits of the first pulse counter, the output of which is connected to its own installation input, to the counting input of the second pulse counter, the first pass of the second element And, and through the delay element to the first inputs of the additional elements And, the second inputs of which are connected to the corresponding bit the outputs of the second counter pulse, the outputs of the third and fourth pulse counters are connected respectively to the first input of the first element And to the second input of the asynchronous trigger, the output of which is connected to the second input of the first element I, the output of the second element I is connected to the installation input of the second pulse counter, the second input of the second element I is connected to the output of the fourth pulse counter, the input of which is connected to the input of the third pulse counter and with a clock,

Description

1 Изобретение относитс  к пшеметри и может быть использовано в системах управлени  коммутируемыми каналами по временной программе при опросе информационных датчиков. Известно устройство дл  вьщелени  серий импульсов, содержащее счетчик, элементы И, триггер, тактовую и сбросовую шины С13. Недостатками известного технического решени   вл ютс  отсутствие воз можности автоматического изменени  параметров серий импульсов и невозможность регулировани  пауз между сери ми импульсов. Наиболее близким к изобретению по техническому решению  вл етс  устройство дл  вьщелени  серий импульсов , содержащее счетчики импульсов, шифратор, переключатели, триггеры, элементы И, кнопки набора чисел,тактовую и сбросовую шины С21. Недостатком известного устройства  вл етс  невозможность формировани  серий импульсов с монотонно измен ющимс  числом импульсов в серии. Целью изобретени   вл етс  расширение функциональных возможностей устройства дл  вьзделени  серий импульсов . Поставленна  цель достигаетс  тем что в устройство дл  вьзделеии  серий импульсов, содержащее первый и второй счетчики импульсов, асинкронньш триггер, первый вход которого соедине с выходом первого счетчика импульсов счетный вход которого подключен к выходу первого элемента И, второй эле мент И и тактовую шину, дополнительно введены третий и четвертый счетчики импульсов, элемент задержки и элементы И по числу разр дов первого счетчика импульсов, причем выходы дополни тельных элементов И соединены с устан вочными входами соответствующих разр  дов первого счетчика импульсов, выход которого подключен к собственному установочно1 {у входу, к счетному входу второго счетчика импульсов, первом входу второго элемента И и через эле мент задержки - к первым входам допол нительных, элементов И, вторые входы которых соединены с соответствующими поразр дными выходами второго счетчика импульсов, выходы третьего и .чет вертого счетчиков импульсов подключены соответственно к первому входу первого элемента И и к второму входу асинхронного триггера, выход которого 57 соединен с вторым входом первого элемента И, выход второго элемента И подключен к установочному входу второго счетчика импульсов, второй вход второго элемента И подключен к выходу четвертого счетчика импульсов, вход которого соединен с входом третьего счетчика импульсов и с тактовой шиной. На фиг. 1 представлена функциональна  схема устройства дл  выделени  серий импульсов; на фиг. 2 - временна  диаграмма работы устройства дл  вьщелени  серий импульсов. Устройство дл  выделени  серий импульсов содержит счетчики 1-4 импульсов , элементы И 5-9, асинхронньй триггер 10, элемент 11 задержки, тактовую шину 12 и выходную шину 13. Устройство дл  выделени  серий импульсов работает следующим образом. В исходном положении триггер 10 обеспечивает на входе элемента И 5 низкий потенциал. При этом тактовые импульсы с выхода счетчика 1 не поступают на вход счетчика 3, наход щегос  в обнуленном состо нии. Счетчик 4 также обнулен. В счетчике 2 длины цикла установлен коэффициент пересчета К, равный максимальной длине серии импульсов. Счетчик 1 задани  шага имеет коэффициент пересчета К,., равный требуемой скорости изменени  длины серии импульсов за каждый цикл работы. Этот коэффициент пересчета определ ет также частоту заполнени  импульсов в серии. При по влении первого импульса на выходе счетчика 2 длины цикла через промежуток времени Тц (фиг. 2S), где {Q - частота следовани  тактовых импульсов (фиг. 2а), триггер 10 переключаетс  и на его пр мом выходе по вл етс  высокий потенциал. Импульсы тактовой последовательности с частотой, равной , начинают поступать на вход счетчика 3 через элемент ИЗ. Так как коэффициент пересчета счетчика 3 равен 1, то первый импульс по вл етс  на его выходе. Этот импульс перебрасывает триггер 10 в исходное состо ние, прекраща  подачу импульсов через элемент И 5. Одновременно происходит .возврат счетчика 3 в исходное состо ние и запись этого импульса в счетчик 4, а также через элемент 11 задержки - перепись содержимого счетчика 2 длины цикла 310 через врем  Т триггер 10 переклю тг г чаетс , открыва  элемент И 5. Однако во втором цикле импульсов на выходе счетчика 3 по вл етс  по прошествии двух импульсов частоты FO/К (фиг.2в Этот импульс вновь возвращает триггер 10 в исходное состо ние, прекраща  подачу тактовых импульсов на вход счетчика 3. Одновременно происходит запись второго импульса в счетчик 4 и затем - перепись содержани  счетчика 4 в счетчик 3, Цикл повтор етс , но с коэффициен том пересчета счетчика 3, равным 3, Циклы повтор ютс  до тех пор, пока длина серии не становитс  равной Тц , т.е. когда импульсыс выхода счетчика 3 и счетчика 2 совпадают по времени. В этом случае на выходе элемента И 6 по вл етс  импульс, который обнул ет счетчик 4. Весь процесс повтор етс  сначала. В случае, если коэффициент пересчета счетчика 4 (К)  вл етс  меньше Kjj то максимальна  длина серии определ етс  величиной К4С сохранением длины времени цикла Т ц (фиг.21) 7 максимальное число импульсов т.е. g серии п Ки. В этом случае макси-, мальна  длительность серииtc- K ./fg что соответствует минимальной длительности паузы f ()/ . В предлагаемом варианте схемы возможно ограничение длины серии также снизу, т.е. минимальна  длина серии может быть больше единицы. Это достигаетс  ненулевой, начальной установкой счетчика 4. Возможно также осуществить изменение числа импульсов в серии от максимально возможного до минимального за счет использовани  в качестве счетчика 4 вычитающего счетчика с соответствующей начальной установкой. Таким образом, изобретение позво л ет выделить серии импульсов переменной длины за счет автоматической перестройки коэффициента пересчета счетчика 3, а также с возможностью регулировани  параметров серии как по длине, так и по частоте импульсов, в серии, а также по пределу.изменени  начальных условий (минимальна  и максимальна  длина серий).1 The invention relates to prischetri and can be used in switched channel control systems according to a time program when interrogating information sensors. A device for allocating a series of pulses is known, comprising a counter, AND elements, a trigger, a clock and a waste bus C13. The disadvantages of the known technical solution are the lack of the possibility of automatically changing the parameters of the pulse series and the impossibility of controlling the pauses between the series of pulses. The closest to the invention according to the technical solution is a device for allocating a series of pulses, comprising pulse counters, an encoder, switches, triggers, AND elements, number dialing buttons, clock and reset buses C21. A disadvantage of the known device is the impossibility of forming a series of pulses with a monotonically varying number of pulses in a series. The aim of the invention is to expand the functionality of the device for the allocation of a series of pulses. The goal is achieved by the fact that the device for the selection of a series of pulses containing the first and second pulse counters, an asynchronous trigger, the first input of which is connected to the output of the first pulse counter, the counting input of which is connected to the output of the first element I, the second element I and the clock bus; the third and fourth pulse counters, the delay element, and the AND elements are introduced by the number of bits of the first pulse counter, and the outputs of the additional AND elements are connected to the set inputs of the corresponding their bits of the first pulse counter, the output of which is connected to its own installation1 {at the input, to the counting input of the second pulse counter, the first input of the second element I, and through the delay element to the first inputs of the additional, elements AND, the second inputs of which are connected to the corresponding serial outputs of the second pulse counter, the outputs of the third and. counts of the true pulse counters are connected respectively to the first input of the first element And and to the second input of the asynchronous trigger, whose output 57 is connected to the second The first input of the first element is And, the output of the second element is And is connected to the installation input of the second pulse counter, the second input of the second element And is connected to the output of the fourth pulse counter, the input of which is connected to the input of the third pulse counter and with the clock bus. FIG. 1 shows a functional diagram of an apparatus for isolating a series of pulses; in fig. 2 is a timing diagram of the operation of the device for the allocation of a series of pulses. A device for allocating a series of pulses contains counters of 1-4 pulses, elements AND 5-9, an asynchronous trigger 10, a delay element 11, a clock bus 12 and an output bus 13. A device for selecting a series of pulses operates as follows. In the initial position, the trigger 10 provides at the input element And 5 low potential. In this case, the clock pulses from the output of counter 1 are not fed to the input of counter 3, which is in its zero state. Counter 4 is also reset. In counter 2 of the cycle length, the conversion factor K is set equal to the maximum length of the pulse train. Counter 1 of the step setting has a conversion factor K,., Equal to the required rate of change of the length of the pulse train during each work cycle. This conversion factor also determines the frequency of filling the pulses in a series. When the first pulse appears at the output of counter 2 of the cycle length after a time interval Tc (Fig. 2S), where {Q is the clock frequency of the pulse (Fig. 2a), the trigger 10 switches and a high potential appears at its forward output. The pulses of the clock sequence with a frequency equal to begin to arrive at the input of the counter 3 through the element IZ. Since the conversion factor of counter 3 is 1, the first pulse appears at its output. This pulse triggers trigger 10 to its original state, stopping the supply of pulses through element 5. At the same time, counter 3 returns to its initial state and writes this pulse to counter 4, as well as through delay element 11 - rewriting the contents of counter 2 of the cycle length 310 after time T, trigger 10 switches to hg, opening element 5. However, in the second cycle of pulses, the output of counter 3 appears after two pulses of the frequency FO / K (Fig. 2c. This pulse again returns trigger 10 to its initial state stopping the flow clock pulses to the input of counter 3. At the same time, the second pulse is recorded in counter 4 and then the content of counter 4 is rewritten into counter 3, the loop repeats, but with a counter conversion factor of 3, the cycles repeat until the series does not become equal to TC, i.e. when the pulses of the output of counter 3 and counter 2 coincide in time. In this case, an output appears at the output of element 6, which zeroes the counter 4. The whole process repeats from the beginning. If the recalculation factor of the counter 4 (K) is less than Kjj, then the maximum length of the series is determined by the value K4C preserving the length of the cycle time T c (Fig. 21) 7 the maximum number of pulses i.e. g series n ki. In this case, the maximum duration of the series is tc- K ./fg, which corresponds to the minimum duration of the pause f () /. In the proposed version of the scheme, it is possible to limit the length of the series also from below, i.e. the minimum length of the series may be greater than one. This is achieved by a non-zero, initial setting of the counter 4. It is also possible to change the number of pulses in the series from the maximum possible to the minimum by using the subtractive counter as the counter 4 with the corresponding initial setting. Thus, the invention makes it possible to isolate a series of pulses of variable length due to the automatic reorganization of the conversion factor of counter 3, as well as with the possibility of adjusting the parameters of the series both in length and frequency of pulses in the series, as well as on the limit minimum and maximum length of the series).

Claims (1)

УСТРОЙСТВО ДЛЯ ВЬЩЕЛЕНИЯ СЕРИЙ ИМПУЛЬСОВ, содержащее первый и второй цчетчики импульсов, асинхронный триггер, первый вход которого соединен с выходом первого счетчика импульсов, счетный вход которого подключен к выходу первого элемента И, второй элемент И и тактовую шину, отличающееся тем, что, с целью расширения функциональных возможностей, в него дополнительно введены третий и четвёртый счетчики импульсов, элемент задержки и элементы И по числу разрядов первого счетчика импульсов, причем выходы допол- нительных элементов И соединены с установочными входами соответствующих разрядов первого счетчика импульсов, выход которого подключен к собственному установочному входу, к счетному входу второго счетчика импульсов, первому входу второго элемента И и через элемент задержки к первым входам дополнительных элементов И, вторые входы которых соединены с соответствующими поразрядными выходами второго счетчика импульсов, выходы третьего и четвертого счетчиков импульсов подключены соответственно к первому входу первого элемента И и к второму входу асинхрон- <g ного триггера, выход которого соединен с вторым входом первого элемента И, выход второго элемента И подключен к установочному входу второго счетчика импульсов, второй вход второго элемента И подключен к выходу четвертого счетчика импульсов, вход которого соединен с входом третьего счетчика импульсов и с тактовой шиной.DEVICE FOR INSTALLATION OF SERIES OF PULSES, containing the first and second pulse counters, an asynchronous trigger, the first input of which is connected to the output of the first pulse counter, the counting input of which is connected to the output of the first element And, the second element And and the clock bus, characterized in that, for the purpose expanding functionality, it additionally introduced the third and fourth pulse counters, a delay element and AND elements according to the number of bits of the first pulse counter, and the outputs of additional AND elements are connected to installation inputs of the corresponding bits of the first pulse counter, the output of which is connected to its own installation input, to the counting input of the second pulse counter, the first input of the second element And through the delay element to the first inputs of additional elements And, the second inputs of which are connected to the corresponding bit outputs of the second pulse counter , the outputs of the third and fourth pulse counters are connected respectively to the first input of the first element And and to the second input of the asynchronous <g trigger the output of which is connected to the second input of the first element And, the output of the second element And is connected to the installation input of the second pulse counter, the second input of the second element And is connected to the output of the fourth pulse counter, the input of which is connected to the input of the third pulse counter and to the clock bus. SU „„1092757, >SU „„ 1092757,>
SU813249099A 1981-02-13 1981-02-13 Pulse train discriminator SU1092757A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813249099A SU1092757A1 (en) 1981-02-13 1981-02-13 Pulse train discriminator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813249099A SU1092757A1 (en) 1981-02-13 1981-02-13 Pulse train discriminator

Publications (1)

Publication Number Publication Date
SU1092757A1 true SU1092757A1 (en) 1984-05-15

Family

ID=20943471

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813249099A SU1092757A1 (en) 1981-02-13 1981-02-13 Pulse train discriminator

Country Status (1)

Country Link
SU (1) SU1092757A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР №530479, кл. Н 04 Q 9/4, 1977. 2. Авторское свидетельство СССР № 813818, кл. Н 04 Q 1/32, 1979 (прототип). *

Similar Documents

Publication Publication Date Title
US3731219A (en) Phase locked loop
SU1092757A1 (en) Pulse train discriminator
US4008404A (en) Interval timer
SU982200A1 (en) Controllable frequency divider
SU1091351A1 (en) Pulse frequency divider having adjustable pulse duration
SU783957A2 (en) Pulse train shaper
SU1125728A1 (en) Device for forming width-modulated signals for adjusting inverter gates
SU1184105A1 (en) Clock device
US4517473A (en) Solid-state automatic injection control device
SU1088137A2 (en) Programmable frequency divider
SU1406710A1 (en) Swinging frequency generator
SU1135004A1 (en) Frequency multiplier
SU1008893A1 (en) Pulse train generator
SU1034165A1 (en) Device for monitoring pulse repetition frequency
SU1216823A1 (en) Controlled frequency generator
RU2074512C1 (en) Pulse sequence generator
SU1365350A1 (en) Method of forming angular scale for recurring low-frequency signals
SU1005323A1 (en) Device for discriminating pulse trains
SU363207A1 (en)
SU767747A1 (en) Device for forming clock pulses
SU824157A1 (en) Temperature regulating device
SU444327A1 (en) Switch Management Device
SU472474A1 (en) Frequency manipulator
SU1269270A1 (en) Delta demodulator
RU1793452C (en) Device for information transmission