SU788411A1 - Phase correcting device - Google Patents
Phase correcting device Download PDFInfo
- Publication number
- SU788411A1 SU788411A1 SU792731771A SU2731771A SU788411A1 SU 788411 A1 SU788411 A1 SU 788411A1 SU 792731771 A SU792731771 A SU 792731771A SU 2731771 A SU2731771 A SU 2731771A SU 788411 A1 SU788411 A1 SU 788411A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- correcting device
- phase correcting
- frequency divider
- master oscillator
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(5) УСТРОЙСТВО КОРРЕКЦИИ ФАЗЫ(5) DEVICE OF CORRECTION OF PHASE
1one
Изобретение относитс к технике св зи, а именно к устройствам синхронизации, и может использоватьс в синхрогенераторах аппаратуры передачи цифровой информации .The invention relates to communication technology, namely to synchronization devices, and can be used in synchronous generators of digital information transmission equipment.
Известно устройство коррекции фазы, s содержащее последовательно соединенные задающий генератор, делитель частоты и блок выделени синхроимпульсов, а также входной триггер, выход которого подключен к одному из входов элемента И, к другому входу которого подключен другой выход ° задающего генератора 1.A phase correction device is known, s comprising a series-connected master oscillator, a frequency divider and a sync pulse extraction unit, as well as an input trigger, whose output is connected to one of the inputs of the AND element, to another input of which another output of the master oscillator 1 is connected.
Однако известное устройство коррекции фазы обладает недостаточной точностью синхронизации .However, the known phase correction device has insufficient synchronization accuracy.
Цель изобретени - повышение точности коррекции фазы с одновременным упрощением устройства.The purpose of the invention is to improve the accuracy of phase correction while simplifying the device.
Дл достижени цели в устройство коррекции фазы, содержащее последовательно соединенные задающий генератор, делитель 20 частоты и блок выделени синхроимпульсов, а также входной триггер, выход которого подключен к одному из входов элемента И, к другому входу которого подключен другой выход задающего генератора, введен дифференцирующий блок, при этом выход элемента И подключен к установочному входу делител частоты непосредственно, а к установочному входу входного триггера - через дифференцирующий блок.To achieve the goal, a differentiating unit is inserted into a phase correction device containing serially connected master oscillator, frequency divider 20, and sync clock unit, as well as an input trigger whose output is connected to one of the inputs of the AND element, to another input of which is connected to another master oscillator. , while the output element And is connected to the installation input of the frequency divider directly, and to the installation input of the input trigger through a differentiating unit.
На чертеже приведена функциональна электрическа схема предлагаемого устройства .The drawing shows the functional electrical circuit of the device.
Устройство содержит задающий генератор 1, делитель 2 частоты, блок 3 выделени синхроимпульсов, входной триггер 4, элемент И 5 и дифференцирующий блок 6.The device contains a master oscillator 1, a divider 2 frequencies, a block 3 of the selection of clock pulses, an input trigger 4, the element And 5 and the differentiating unit 6.
Устройство работает следующим образом .The device works as follows.
Задающий генератор 1 генерирует счетные импульсы, поступающие на делитель 2 частоты, и вспомогательные импульсы, поступающие на элемент И 5. Делитель 2 частоты делит входную последовательность импульсов, с помощью блока 3 выделени синхроимпульсов формирует синхросигнал . С приходом информационного импульса входной триггер 4 устанавливаетс в состо ние «1 и открывает элемент И 5. Вспомогательный .импульс проходит через элемент И 5 и импульсом посто нного токаThe master oscillator 1 generates counting pulses arriving at divider 2 frequencies, and auxiliary pulses arriving at element AND 5. Frequency divider 2 divides the input sequence of pulses, generates a sync signal using block 3 of the selection of sync pulses. With the arrival of the information pulse, the input trigger 4 is set to the state "1 and opens the element AND 5. The auxiliary pulse passes through the element 5 and the DC pulse
устанавливает делитель 2 частоты в исходное состо ние.Одновременно дифференцированный сигнал с выхода дифференцирующего блока 6 перебрасывает входной триггер 4 в исходное состо ние, который запирает элемент И 5 и дает на выход сигнал об окончании коррекции. Делитель 2 частоты сбрасываетс в нуль после прихода информационного и вспомогательного импульса на вход синхронизации и не вли ет на ее точность.sets the frequency divider 2 to its original state. At the same time, the differentiated signal from the output of differentiating unit 6 flips the input trigger 4 to the initial state, which blocks AND 5 and gives an output when the correction is completed. The frequency divider 2 is reset to zero after the arrival of the information and auxiliary pulse at the synchronization input and does not affect its accuracy.
Таким образом, использование предлагаемого устройства упрощает структуру синхронизации и, в результате повыщени точности синхронизации, повыщает достовер ность приема передаваемой информации, при упрощении конструкции, что выгодно отличает его от прототипа.Thus, the use of the proposed device simplifies the synchronization structure and, as a result of increased synchronization accuracy, increases the reliability of receiving the transmitted information while simplifying the design, which distinguishes it from the prototype.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792731771A SU788411A1 (en) | 1979-01-24 | 1979-01-24 | Phase correcting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792731771A SU788411A1 (en) | 1979-01-24 | 1979-01-24 | Phase correcting device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU788411A1 true SU788411A1 (en) | 1980-12-15 |
Family
ID=20813154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792731771A SU788411A1 (en) | 1979-01-24 | 1979-01-24 | Phase correcting device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU788411A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2706110C1 (en) * | 2018-08-31 | 2019-11-14 | Владимир Яковлевич Завьялов | Power supply device for electric appliances |
-
1979
- 1979-01-24 SU SU792731771A patent/SU788411A1/en active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2706110C1 (en) * | 2018-08-31 | 2019-11-14 | Владимир Яковлевич Завьялов | Power supply device for electric appliances |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5539490A (en) | Phase synchronizing signal generator circuit | |
SU788411A1 (en) | Phase correcting device | |
SU633152A1 (en) | Synchronizing arrangement | |
JPS5622134A (en) | Asynchronous system serial data receiving device | |
SU684758A1 (en) | Arrangement for synchronizing by cycles | |
SU1368983A1 (en) | Synchronous frequency divider by 14 | |
SU801289A1 (en) | Cycle-wise synchronization device | |
SU777882A1 (en) | Phase correcting device | |
SU1559418A1 (en) | Clock synchronization device | |
SU869060A1 (en) | Pulse frequency divider | |
SU1084685A1 (en) | Digital stroboscopic converter of electrical signals | |
SU855981A1 (en) | Device for sunchronization and normalization of pulse train | |
SU565408A1 (en) | Relative phase manipulations signals receiver | |
SU678698A1 (en) | Synchronizing device | |
SU930724A1 (en) | Synchronization device | |
SU744622A1 (en) | Device for determining pulse train repetition frequency deviation from the predetermined frequency | |
SU1190501A1 (en) | Device for synchronizing pulses | |
SU729835A1 (en) | Synchronization pulse shaping arrangement | |
SU813808A1 (en) | Device for phasing electronic telegraphy receiver | |
SU1520562A1 (en) | Device for introducing video signal into computer memory | |
SU781801A1 (en) | Time-spaced pulse shaper | |
SU656231A1 (en) | Synchronization device | |
SU1614125A1 (en) | Device for receiving bi-pulse signals | |
SU1083330A1 (en) | Frequency multiplier | |
SU785979A1 (en) | Pulse selector by repetition period |