SU801261A1 - Frequency synthesizer - Google Patents
Frequency synthesizer Download PDFInfo
- Publication number
- SU801261A1 SU801261A1 SU772460364A SU2460364A SU801261A1 SU 801261 A1 SU801261 A1 SU 801261A1 SU 772460364 A SU772460364 A SU 772460364A SU 2460364 A SU2460364 A SU 2460364A SU 801261 A1 SU801261 A1 SU 801261A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- pulse
- division factor
- phase detector
- frequency divider
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(54) СИНТЕЗАТОР ЧАСТОТ(54) FREQUENCY SYNTHESIZER
Изобретение относитс к радиотехнике и может быть использовано в устройствах амплитудно-фазовой синхронизации частоты. Известен синтезатор частот, содер жащий соединенные в кольцо генератор , управл емый напр жением, первый делитель частоты с переменным коэффи циентом делени , импульсно-фаэовый детектор и фильтр нижних частот, а также последовательно соединенные ге нератор опорной частоты и второй делитель частоты с переменным коэффициентом делени , выход которого подключен к другому входу импульсно-фаэового детектора Ц. Однако в известном устройстве недостаточно широка полоса захвата пр одновременном подавлении помех, крат ных частоте сравнени . Цель изобретени - расширение полосы захвата при одновременном подав лении помех, кратных частоте сравнени . Поставленна цель достигаетс тем что в синтезатор частот, содержгиций соединенные в кольцо генератор, управл емый напр жением, первый делитель частоты с переменным коэффициентом делени , импульсно-фазовый детектор и фильтр нижних частот, а также последовательно соединенные генератор опорной частоты и второй делитель частоты с пеЕюменньвл коэффициентом делени , выход которого подключен к другому входу импульсно-фаэового детектора, между выходом импульсно-фазового детектора и управл ющим входом второго делител частоты с переменным коэффициентом делени введены последовательно соединенные устройство ггшьванической разв зки и аналого-цифровой преобразователь. На чертеже приведена структурна электрическа схема синтезатора частот . Синтезатор частот содержит генератор 1, управл емый напр жением, первый 2 и второй 3 делители частоты с переменнмл коэффициентом делени , импульсно-фазовый детектор 4, фильтр 5 нижних частот,генератор 6 опорной частоты, анаилого-цифровой преобразователь 7 и устройство 8 гальванической разв зки. Предложенный синтезатор частот работает следующим образом. В стационарном режиме коэффициент делени делител 3 частоты не измен етс , а частота ujg соответствует шагуThe invention relates to radio engineering and can be used in devices for amplitude-phase synchronization of frequency. A known frequency synthesizer contains a ring-coupled voltage-controlled oscillator, a first frequency divider with a variable division factor, a pulse-phase detector and a low-pass filter, as well as a series-connected frequency generator and a second frequency divider with a variable division factor The output of which is connected to another input of the pulse-phase detector C. However, in the known device, the acquisition band is not wide enough to simultaneously suppress noise multiple to the reference frequency. The purpose of the invention is to expand the capture band while suppressing interference that is a multiple of the reference frequency. The goal is achieved by the fact that, in a frequency synthesizer, a ring controlled oscillator, a voltage controlled first frequency divider with a variable division factor, a pulse phase detector and a low pass filter, and a serially connected reference frequency generator and a second frequency divider with neumennvl the division ratio, the output of which is connected to another input of the pulse-phase detector, between the output of the pulse-phase detector and the control input of the second frequency divider The split-ratio was introduced using a sequential-connected ghosting device and an analog-to-digital converter. The drawing shows a structural electrical circuit of a frequency synthesizer. The frequency synthesizer contains a voltage-controlled oscillator 1, the first 2 and second 3 frequency dividers with a variable division factor, a pulse-phase detector 4, a low-pass filter 5, a reference oscillator 6, analog-digital converter 7, and device 8 galvanically isolated . The proposed frequency synthesizer works as follows. In the stationary mode, the division factor of the 3 frequency divider does not change, and the frequency ujg corresponds to the step
сетки частот синтезатора. В перюходном режиме (при смене частоты синтезатора ) напр жение сигнала ошибки (переменна составл юща , поступаюjinee с выхода импульсно-фаэового детектора 4 через устройство 8 на вход аналого-цифрового преобразовател 7, измен ет коэффициент делени делител 3 частоты (следовательно, и частоту С1)зт-)так, чтобы в системе обеспечивались услови захвата.synthesizer frequency grids. In the transfer mode (when changing the frequency of the synthesizer), the error signal voltage (variable component, coming from the output of the pulse-phase detector 4 through the device 8 to the input of the analog-digital converter 7, changes the division factor of the divider 3 frequency (and hence the frequency C1 hm-) so that the system provides capture conditions.
Динамика синтезатора частот на основе кольца импульсно-фазовой автоподстройки частоты с делителем 2 частоты в ветви обратной св зи, имеющего коэффициент делени N, с полосой удержани fi, коэффициентом передачи фильтра 5 нижних частот К (Р импульсно-фазовым детекторам 4 типа выборка-запоминание, периодом еледОвани импульсов выборки TQ (Г и характеристикой импульсно-фазового детектора 4 F() описываетс уравнениемDynamics of a frequency synthesizer based on a pulse-phase-locked loop with a frequency divider 2 in the feedback branch, having a division factor N, with a hold band fi, the transfer coefficient of the low-pass filter 5 K (P pulse-phase detectors 4 types sample-memory, The sampling pulse period TQ (T and the pulse phase detector characteristic 4 F () is described by the equation
-РТо-Tr
P.Kp±V-F.)) P.Kp ± V-F.))
- .o -у, . VA- .o y VA
где Р g- - оператор дифференциро , . вани по времени; о(+-пТо)- дельта - функци Дирака) - частота следовани опорных импульсов на импульсно-фазовый детектор 4; гуНй - частота генератора 1;where P g- is a differential operator,. vani on time; о (+ - пТо) - delta - Dirac function) - the frequency of the reference pulses to the pulse-phase detector 4; guNy - frequency generator 1;
управл емого напр жением в момент замыкани кольц импульсно-фазовой автоподстройкой частоты; controlled by the voltage at the time of the ring closure by the pulse-phase auto-tuning of the frequency;
Тн относительна начальна расстройка. При условииTn is relative initial detuning. Provided
(2)(2)
где полоса захвата кольца импульсно-фазовой автоподстройки частоты . В силу периодичности функции F (р) после замыкани кольца автоподстройки в системе устанавливаетс режим биений. В режиме биений напр жениё сигнала ошибки на выходе импульсно-фазового детектора 4 периодически измен етс пропорционально разности (2) , одновременно пропорционально периодически измен етс where the band capture ring pulsed-phase-locked loop. Due to the periodicity of the function F (p) after closing the loop of the auto-tuning in the system, the beating mode is set. In the beat mode, the voltage of the error signal at the output of the pulse-phase detector 4 periodically changes in proportion to the difference (2), and simultaneously in proportion to periodically changes
qac QTacJp HЕсли на врем переходного процесса изменить величину cJjf так, чтобы уменьшить разность ((21 и обеспечить выполнение услови qac QTacJp HIf we change the value of cJjf for the duration of the transition process so as to reduce the difference ((21 and ensure that the condition
NV Cx;3Tit)HyH ЪМВ гNV Cx; 3Tit) HyH ≈MB g
то в системе происходит захват и устанавливаетс режим синхронизма. В режиме синхронизма и)эт const, и)гун const.then the system captures and sets the synchronism mode. In synchronism mode i) et const, i) gun const.
(4)(four)
М«-и;, система импульсно-фазовой автоподстройки частоты работает точно так же, как и известна система.M “-i ;, the pulse-phase-locked loop system works in the same way as the known system.
В предлагаемом устройстве изменение о)эт на врем переходного процесса осуществл етс с помощью делител 3 частоты, управл емого аналогоцифровым преобразователем 7 и соединенного с выходом импульсно-фазового детектора 4 tepe3 устройство 8. ПоIn the proposed device, the change in a) at the time of the transition process is carried out using a 3 frequency divider controlled by an analog-digital converter 7 and connected to the output of a pulse-phase detector 4 tepe3 device 8.
5 завершении переходного процесса при пороге чувствительности аналого-циф-/ рового преобразовател 7, превышаквдем, уровень флуктуации выходного напр жени импульсно-фазового детектора 4, коэффициент делени делител 3 частоты устанавливаетс прежним , обеспечивающим частоту 0)31 , равной шагу сетки частот синтезатора .5 completion of the transient process at the threshold of sensitivity of the analog-to-digital / converter 7, is higher, the fluctuation level of the output voltage of the pulse-phase detector 4, the division factor of the frequency divider 3 is set to the same, providing the frequency of the synthesizer frequency grid.
Использование предлагаемого устройства позвол ет расширить полосу захвата системы импульсно-фазовой автоподстройки частоты и обеспечить требуемое подавление помехи частоты сравнени 01)37 в выходном напр жении 3D импульсно-фазового детектора 4.The use of the proposed device allows to expand the capture band of the pulse-phase-locked loop system and to provide the required suppression of the interference frequency of Comparisons 01) 37 in the output voltage of the 3D pulse-phase detector 4.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772460364A SU801261A1 (en) | 1977-03-09 | 1977-03-09 | Frequency synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772460364A SU801261A1 (en) | 1977-03-09 | 1977-03-09 | Frequency synthesizer |
Publications (1)
Publication Number | Publication Date |
---|---|
SU801261A1 true SU801261A1 (en) | 1981-01-30 |
Family
ID=20698567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772460364A SU801261A1 (en) | 1977-03-09 | 1977-03-09 | Frequency synthesizer |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU801261A1 (en) |
-
1977
- 1977-03-09 SU SU772460364A patent/SU801261A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3386096A (en) | Digital instrumentation for omnirange | |
US4197515A (en) | Synchronous filter | |
SU801261A1 (en) | Frequency synthesizer | |
US3448401A (en) | Digital frequency synthesizer eliminating high speed counters | |
SU886253A1 (en) | Frequency synthesizer | |
SU748802A1 (en) | Multichannel rejector filter | |
SU777639A1 (en) | Time and frequency standard | |
SU661715A1 (en) | Synthesizer of a given frequency range | |
SU801262A1 (en) | Device for automatic tuning of frequency | |
SU1506552A2 (en) | Frequency synthesizer | |
SU698115A1 (en) | Device for phase tuning of frequency | |
SU475562A1 (en) | Automatic frequency control device | |
SU832756A2 (en) | Pseudorandom signal receiving device | |
SU1713102A1 (en) | Phase-lock loop | |
SU1762419A1 (en) | Device for synchronizing frequency-modulated signals | |
SU659993A1 (en) | Capacitance and inductance digital meter | |
SU1501265A1 (en) | Frequency synthesizer | |
SU1109912A2 (en) | Digital frequency synthesizer | |
SU623247A1 (en) | Digital frequency synthesizer | |
SU1499494A1 (en) | Clocking arrangement | |
SU1264350A2 (en) | Device for measuring parameters of periodic signal | |
SU1691773A1 (en) | Device for measurement of differences in phase and in voltages | |
SU834937A1 (en) | Frequency multiplier | |
SU1312730A2 (en) | Switch-type pulse-position converter | |
SU598231A1 (en) | Single band signal shaper |