SU698115A1 - Device for phase tuning of frequency - Google Patents

Device for phase tuning of frequency

Info

Publication number
SU698115A1
SU698115A1 SU782591968A SU2591968A SU698115A1 SU 698115 A1 SU698115 A1 SU 698115A1 SU 782591968 A SU782591968 A SU 782591968A SU 2591968 A SU2591968 A SU 2591968A SU 698115 A1 SU698115 A1 SU 698115A1
Authority
SU
USSR - Soviet Union
Prior art keywords
frequency
pll
phase
mixer
input
Prior art date
Application number
SU782591968A
Other languages
Russian (ru)
Inventor
Владислав Николаевич Самойленко
Original Assignee
Предприятие П/Я В-2645
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2645 filed Critical Предприятие П/Я В-2645
Priority to SU782591968A priority Critical patent/SU698115A1/en
Application granted granted Critical
Publication of SU698115A1 publication Critical patent/SU698115A1/en

Links

Description

Изобретение относитс  к генерированию электрических колебаний и пред назначено дл  использовани  в фазометрических радиотехнических CHCTavia различного назначени  в качестве еле д щего фильтра, обеспечивающего упуч шенную точность слежени  за фазой сигнала при изменении его частоты. Известно устройство дл  фазовой автоподстройки частоты (ФАПЧ) ,которо обладает повышенной стабильностью разности фаз входного и выходного сигналов при изменении частоты входного сигнала 1. Однакоэто устройство имеет астатизм не более второго пор дка. Наиболее близким техническим ре шением к предлагаемому  вл етс  уст ройство, представл ющее собой многоканальную систолу ФАПЧ и состо щее КЗ св занных между собой колец ФАПЧ содержащих смесители частоты 2. Устройство предназначено дл  форми .ровани  спектра частот из сигналов двух эталонных генераторов, один из которых  вл етс  общим дл  всех колец ФАПЧ. Недостатком этого устройства  вл  етс  то, что фаза выходного сигнала зависит от частоты эталонного генератора , так как структура устройства и св занные с ней частотные преобразовани  не позвол ют компенсировать фазовые ошибки, возникающие в кольцах ФАПЧ при изменении частоты эталонного генератора. Цель изобретени  - повышение точности . Дл  этого в устройстве дл  ФАПЧ содержащем основное кольцо ФАПЧ из последовательно соединенных смесител  , на один вход которого подан входной сигнал, фазового детектора, фильтра нижних, частот и управл емого генератора, а также эталонного генератора , соединенного со вторьм входом фазового детектора и N дополнительных колец ФАПЧ, где N 2,3,4 и т.д., каждое из которых состоит из последовательно соединенных фазового детектора, на один вход которого подан входной сигнал, фильтра нижйих частот, управл емого генератора и смесител , при этом другой вход смесител  первого дополнительного кольца ФАПЧ соединен с выходом управл емого генератора основного кольца ФАПЧ, между выходом смесител  каждого предыдущего дополнительного кольца ФАПЧ и другим входом смесител  последующего дополнительного кольца ФАПЧ включен соответствующий дополнительный смеситель, к другому входу котор го подключен блок опорных частот. На чертеже представлена структурна  электрическа  схема предложенного устройства, I Устройство ФЛПЧ подключено к источнику 1 .внешнего сигнала и содержит основное кольцо ФАПЧ, состо щее из смесител  2, фазового детектора 3 фильт.ра 4 нижних частот, управл емого генератора 5 и эталонного генератора Ь, и N дополнительных колец ФАПЧ, состо щих из фазового детекто ,ра 7, фильтра 8 нижних частот, управ л емого генератора 9 и смесител  10 Между-выходом смесител  10 каждого предыдущего дополнительного кольца ФАПЧ и входом смесител  10 последующего дополнительного кольца ФАПЧ включен дополнительный смеситель 11 ко входу которого подключен блок 12 опорных частот. Устройство работает следующим образом. Пусть дл  определенности частота управл емого генератора 5 больше частоты внешнего сигнала СОр, а частота эталонного генератора 6 равна со , тогда в режиме синхронизма частота управл емого генератора 5 равна + . Частотные преобразовани  в смесителе 10 первого дополнительного кольца ФАПЧ выполнены таким об разом, что из частоты управл емого генератора 5 вычитаетс  частота управл емого генератора 9, а их разность равна СО(,, Отсюда вытекает, чт в режиме синхронизма частота управл емого генератора 9 равна СО . В смесител х 11 происходит сумми рование опорных частотWgf... с частотой выходного сигнала смесител  10 предьщущего кольца ФАПЧ, кото ра  дл  всех колец ФАПЧ, начина  со второго у равна частоте входного сиг нала UJg , Дл  вьшолнени  этого равен ства частоты управл емых генераторо 9 колец ФАПЧ, .последующих за вторьм в режиме синхронизма также совпадаю с частотами опорных сигналов, а;;В смесител х 10 вьщел етс  разность частот поступающих на них сигналов. Смесители 11 полагаютс  малоинер ционньми по сравнению с инерционностью- колец ФАПЧ, Пусть закон изменени  фазы внешн сигнала, поступающего на устройство от источника 1, аппроксимируетс  степенннм полиномом вида if(t)Ao + A,t + : ,, + AgtM Ut), ( где АО, ,,. Ag- коэффициенты; l(t)- ступенчата  функци , равна  О при t О и равна  1 при t 0, Известно, что в системе ФАПЧ ошибка оспроизведени  скачка фазы сигнала pl(t)paBHa О в установившемс  режие , что  вл етс  следствием астатиза системы ФАПЧ по отношению к изменени м фазы. Второй член р да (1) представл ет собой линейное во времени изменение азы, вызывающее скачок частоты внешнего сигнала . Реакци  системы ФАПЧ, не содержащей идеальных интеграторов в фильтре нижних частот, на такое воздействие приводит к по влению при разности фаз входного и выходного сигналов, котора  не зависит от параметров фильтра нижних частот и нулевой разности частот , . Учитыва  третий и последующие члены р да (1), можно получить, что в стационарнсм режиме оьгчна  система ФАПЧ, обладающа  первым пор дксм астатизма, воспроизводит фазу внешнего сигнала (1) с ошибкой, имеющей вид степенного полинома, показатели степени которого на единицу меньше, чем в полиноме (1), Из теории систем автоматического регулировани  известно, что классификаци  след щих систем по пор дку их астатизма св зана с величиной коэффициентов ошибок С, при слежении за сигналом вида (1) , с помощью которых ошибка слежени  х(t) записываетс  в установившемс  режиме в виде X(:t)-q,cpftHC 4(i)t.. .4 - ) (2) По определению пор док астатизма равен номеру первого отличного от нул  коэффициента С;;, Структура устройства такова, что управл ющим сигналом каждого последующего кольца  вл етс  ошибка воспроизведени  фазы, образованной предшествующими кольцами. Действительно , на каждое кольцо, начина  со второго, воздействуют как внешний сигнал, поступающий от источника 1, так и сигнал от пр.эдьщущего кольца, причем с помощью смесителей 11 и блока 12 частоты управл емых генераторов каналов жестко прив зьаваютс  к опорным частотам. Такое- построение приводит к тому, что каждое последующее кольцо, обладающее первым пор дком астатизма, увеличивает пор док астатизма устройства на единицу. Таким образон, -ппор док астатизма предлагаемого устройства в этом случае равен числу колец ФАПЧ N 1, При N+ 1 Е.+ 1 ошибка слежени  устройства равна нулю, так как все коэффициенты ошибок GO Cg представл ют собой нулевые величины. Посто нные фазовые сдвиги, возникающие в кольцах ФАПЧ за счет начальThe invention relates to the generation of electrical oscillations and is intended for use in phase-variable radio engineering CHCTavia for various purposes as a bare filter that ensures the increased accuracy of tracking the phase of a signal as its frequency changes. A device for phase locked loop (PLL) is known that has an increased stability of the phase difference between the input and output signals when the frequency of the input signal 1 changes. However, this device has an astatism of no more than second order. The closest technical solution to the proposed device is a multi-channel PLL systole and a short-circuited connected PLL rings containing frequency mixers 2. The device is designed to form a frequency spectrum from signals of two reference oscillators, one of which It is common to all PLL rings. The disadvantage of this device is that the phase of the output signal depends on the frequency of the reference oscillator, since the structure of the device and the frequency conversions associated with it do not allow to compensate phase errors occurring in the PLL rings when the frequency of the reference oscillator changes. The purpose of the invention is to improve accuracy. To do this, in a device for a PLL containing the main PLL ring of series-connected mixers, on one input of which is fed an input signal, a phase detector, a lowpass filter, frequencies and a controlled oscillator, as well as a reference generator connected to the second input of the phase detector and N additional rings PLL, where N 2,3,4, etc., each of which consists of a series-connected phase detector, on one input of which an input signal is supplied, a low-pass filter, a controlled oscillator and a mixer, while second mixer input of the first additional rings connected to the output of the PLL controlled oscillator of the PLL main ring, between the output of each preceding mixer PLL additional ring and the other input of the mixer further included an additional ring PLL corresponding supplementary mixer, to the other input of which is connected to the first reference frequency block. The drawing shows the structured electrical circuit of the proposed device, I A PLLF device is connected to an external signal source 1. It contains the main PLL ring, consisting of mixer 2, phase detector 3 low pass filter 4, controlled oscillator 5 and reference generator b, and N additional PLL rings, consisting of a phase detector, pa 7, low pass filter 8, a controlled oscillator 9 and a mixer 10 Between the output of the mixer 10 of each previous additional PLL and the input of the mixer 10 of the subsequent PLL rings additionally included supplementary mixer 11 of which is connected to the input unit 12 reference frequency. The device works as follows. Let, for definiteness, the frequency of the controlled oscillator 5 is greater than the frequency of the external signal СOр, and the frequency of the reference oscillator 6 is equal to с, then in synchronization mode, the frequency of the controlled oscillator 5 is +. Frequency conversions in the mixer 10 of the first additional PLL ring are performed in such a way that the frequency of the controlled oscillator 9 is subtracted from the frequency of the controlled oscillator 5, and their difference is equal to CO (, hence the frequency of the controlled oscillator 9 equals CO In mixers 11, the reference frequencies Wgf ... are added to the frequency of the output signal of the mixer 10 of the precursor PLL, which for all PLL rings, starting from the second y, is equal to the frequency of the input signal UJg. Frequency of the oscillator-controlled 9 PLL rings, followed by the second in synchronism mode, also coincide with the frequencies of the reference signals, and ;; In mixers 10, there is a difference in the frequencies of incoming signals on them. Mixers 11 are considered to be little inertia compared to the inertia of the PLL , Let the law of change of the phase of an external signal arriving at a device from source 1 be approximated by a power polynomial of the form if (t) Ao + A, t +: ,, + AgtM Ut), (where AO, ,,. Ag-coefficients; l (t) is the step function, is equal to O at t и and is equal to 1 at t 0. It is known that in the PLL system the error in reproducing the phase jump of the signal pl (t) paBHa O in the established mode, which is a consequence of the PLL system astatis relative to to phase changes. The second term in the row (1) is a linear time variation of the basics, causing a jump in the frequency of the external signal. The response of the PLL system, which does not contain ideal integrators in the low-pass filter, to such an effect leads to the appearance of the input and output signals with a phase difference that does not depend on the low-pass filter parameters and the zero frequency difference,. Taking into account the third and subsequent terms of the series (1), it can be obtained that in stationary mode there is an effective PLL system with the first order of astatism that reproduces the phase of the external signal (1) with an error that has the form of a power polynomial, than in the polynomial (1), it is known from the theory of automatic control systems that the classification of tracking systems in order of their astatism is related to the magnitude of the error coefficients C, while tracking a signal of the form (1), by which the tracking error (t) recorded in mustache of the new mode in the form of X (: t) -q, cpftHC 4 (i) t .. .4 -) (2) By definition, the order of astatism is equal to the number of the first non-zero coefficient C ;;, The structure of the device is such that the signal of each subsequent ring is a reproduction error of the phase formed by the preceding rings. Indeed, each ring, starting from the second one, is affected by both the external signal coming from source 1 and the signal from the other ring, and using mixers 11 and block 12, the frequencies of the controlled channel generators are rigidly linked to the reference frequencies. Such a construction leads to the fact that each subsequent ring possessing the first order of astatism increases the order of the device astatism by one. Thus, the thorax of astatism of the proposed device in this case is equal to the number of PLL loops N 1. With N + 1 E. + 1, the tracking error of the device is zero, since all the error factors GO Cg are zero values. The constant phase shifts arising in the PLL rings due to the beginning

SU782591968A 1978-03-20 1978-03-20 Device for phase tuning of frequency SU698115A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782591968A SU698115A1 (en) 1978-03-20 1978-03-20 Device for phase tuning of frequency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782591968A SU698115A1 (en) 1978-03-20 1978-03-20 Device for phase tuning of frequency

Publications (1)

Publication Number Publication Date
SU698115A1 true SU698115A1 (en) 1979-11-15

Family

ID=20754171

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782591968A SU698115A1 (en) 1978-03-20 1978-03-20 Device for phase tuning of frequency

Country Status (1)

Country Link
SU (1) SU698115A1 (en)

Similar Documents

Publication Publication Date Title
US4068199A (en) Digital phase-locked loop frequency modulator
US4308508A (en) Phase locked loop frequency modulator
CA1054232A (en) Phase detector having a 360.degree. linear range for periodic and aperiodic input pulse streams
US2964714A (en) Automatic frequency control system
US4831339A (en) Oscillator having low phase noise
US4540945A (en) Variable-frequency oscillation circuit
SU698115A1 (en) Device for phase tuning of frequency
EP0213636A2 (en) Frequency synthesizer of a phase-locked type with a sampling circuit
US2688730A (en) Stable frequency generator system
SU603093A1 (en) Digital frequency synthesizer
SU1322405A1 (en) Frequency divider with 2:1 countdown
SU1713102A1 (en) Phase-lock loop
JPS5620355A (en) Clock signal forming circuit
SU923001A1 (en) Frequency multiplier
SU801286A1 (en) Device for monitoring time delay
SU621063A1 (en) Frequency synthesizer
SU623247A1 (en) Digital frequency synthesizer
SU1022312A1 (en) Frequency synthesizer
JP2600714Y2 (en) Circuit for generating carrier signal and test signal of RF modulator
SU1169184A1 (en) Synchronizing device
SU1166267A1 (en) Noise generator
SU1193802A1 (en) Phase-lock loop
SU862354A1 (en) Linear frequency modulated signal generator
JPS6413833A (en) Frame synchronizing clock generating circuit
SU658708A1 (en) Frequency multiplier