SU658708A1

SU658708A1 - Frequency multiplier

Info

Publication number: SU658708A1
Application number: SU782590271A
Authority: SU
Inventors: Валерий Федорович Абакумов; Евгений Семенович Беспалов; Анатолий Георгиевич Демьянченко; Алексей Юрьевич Малахов; Александр Васильевич Сурнов; Евгений Александрович Хуртин
Original assignee: Московский институт радиотехники, электроники и автоматики
Priority date: 1978-03-13
Filing date: 1978-03-13
Publication date: 1979-04-25

Description

(54) УМНОЖИТЕЛЬ ЧАСТОТЫ(54) MULTIPLAYER OF FREQUENCY

Изобретение относитс к радиотехнике и может быть использовано дл умножени частоты сигналов, в том числе частотно- и фазомодулированных, в измерительной аппаратуре, радиопередающих и радиоприемных устройствах.The invention relates to radio engineering and can be used to multiply the frequency of signals, including frequency and phase modulated signals, in measuring equipment, radio transmitting and receiving devices.

Известен умножитель частоты, содержащий последовательно соединенные фазовый детектор, сигнальный вход которого вл етс входом умножител частоты, первый усилитель посто нного тока иA frequency multiplier is known comprising a series-connected phase detector, the signal input of which is the input of a frequency multiplier, a first DC amplifier, and

фильтр нижних частот, последовательно соединенные первый управл ющий элемент перестраиваемый генератор и управл емый по собственной частоте гармонический делитель частоты с посто нным коэффициентом делени , выход которого подключен к другому входу фазового детектора , а управл ющий вход подсоединен через второй управл ющий элемент к выходу второго усилител посто нного TOKaLli. a low-pass filter, a first control element connected in series, a tunable oscillator and a harmonic frequency divider controlled by a natural frequency with a constant division factor, the output of which is connected to another input of the phase detector, and the control input is connected via a second control element to the output of the second amplifier constant TOKaLli.

Однако это устройство обладает Йедо-. статочно широким диапазоном умножаемых частот.However, this device possesses Yedo. a fairly wide range of multiplied frequencies.

Цель изобретени - расширение диапазона умножаемых частот.The purpose of the invention is to expand the range of multiplied frequencies.

Дл этого в умножителе частоты, содержащем юследоват льно соединенные фазовый детектор, сигнальный вход которого вл етс входом умножител частоты , первый усилитель посто нного тока и фильтр нижних частот, последовательно соединенные первый управл ющий элемент , nepfecTpaHBasMbift генератор и управл емый по собственной частоте гармонический делитель частоты с посто нным коэффициентом делени , выход которого подключен к другому входу фазового детектора а управл ющий вход подсоединен через второй управл ющий элемент к выходу второго усилител посто нного тока, между выходом фильтра нижних частот и входом первого управл ющего элемента введен сумматор, а. между сигнальным входом фазового детектора и другим входом сумматора введены последовательно соединенные частотный детектор и третий усилитель посто нного тока, при.To do this, the frequency multiplier contains a single phase phase detector whose signal input is the input of the frequency multiplier, the first DC amplifier and the low-pass filter connected in series to the first control element, the nepfecTpaHBMMIFIFT generator and controlled by the natural frequency harmonic frequency divider with a constant division factor, the output of which is connected to another input of the phase detector and the control input is connected via a second control element to the output of the second device A direct current cell, an adder is inserted between the output of the low-pass filter and the input of the first control element, a. In series between the signal input of the phase detector and the other input of the adder, serially connected frequency detector and a third DC amplifier, are introduced.

этом выход час1 отного детектора гюдклк/- чен также к входу второго усилител посто нного тока.In this case, the output of a clock detector from a cdc / - is also connected to the input of a second DC amplifier.

На чертеже представлена структурна электрическа схема предлагаемого уст ройства.The drawing shows a structural electrical circuit of the proposed device.

Оно содержит детектор 1, первый усилитель 2 посто нного тока, фильтр 3 нижних частот, первый управл ющий ачемент 4, перестраиваемый, ге.нератор 5, управл емый по собственной частоте гармонический делитель 6 частоты с посто нным коэффициентом делени 4 сумматор 7, частотный детектор 8, второй усилитель 9 посто нного тока, второй управл ющий элемент 10 и третий усилитель 11 посто нного тока.It contains detector 1, the first DC amplifier 2, the low-pass filter 3, the first control terminal 4, tunable, a generator 5, a natural frequency controlled harmonic divider 6 of the frequency with a constant division factor 4 adder 7, a frequency detector 8, the second DC amplifier 9, the second control element 10 and the third DC amplifier 11.

Устройство работает следующим обра. зом.The device works as follows. zom.

В зависимости от частоты умножаемого сигнала частотный детектор 8 вырабатывает сигнал ошибки, пропорциональ ный разности частот Р-П5(цд (Частотный детектор настраиваетс так, что ну левой сигнал ошибки вырабатываетс на частоте г ВУ.тах. Bitvn-in , то есть,Depending on the frequency of the multiplied signal, frequency detector 8 generates an error signal proportional to the frequency difference P-P5 (cd (The frequency detector is adjusted so that the left error signal is generated at a frequency r VU. T. Bitvn-in, i.e.,

в середине умножаемого диапазона частот; собственна частота гармонического делител 6 частоты Рд должна совпадать с частотой рцд ). Сигнал рассогла-совани через второй усилитель 9 посто н ного тока поступает на управл ющий эле мент 10 гармонического делител 6 частоты . При этом собственна частота гармонического делител 6 частоты, а те с ней и полоса делени , перемещаетс в соответствии с умножаемой частотой так, что частота входного сигнала Fg оказываетс в пределах полосы делени р. t Дрд . Сигнал рассогласовани с часч тотного детектора 8 через третий усилитель 11 посто нного тока поступает также на вход сумматора 7, измен начальную частоту перестраиваемого ренератора 5 так, что она попадает в полосу захвата То есть., сигнал рассогласовани устанаВ ливает начальную частоту перестраиваемого генератора 5 вблизи значени NF| где N-коэффициент умножени устройства . Коэффициенты передачи усилителей 2,in the middle of the multiplied frequency range; the natural frequency of the harmonic divider 6 frequency RD must coincide with the frequency rcd). The signal of misalignment through the second amplifier 9 of the direct current is fed to the control element 10 of the harmonic divider 6 frequency. In this case, the natural frequency of the harmonic divider 6 frequency, and those with it, the division band, moves in accordance with the frequency multiplied so that the frequency of the input signal Fg is within the division band p. t dr. The error signal from the clock detector 8 through the third DC amplifier 11 is also fed to the input of the adder 7, changing the initial frequency of the tunable generator 5 so that it falls into the capture band. That is, the error signal of the tunable generator 5 near the value NF | where N is the multiplication factor of the device. Amplifier Transmission Ratios 2,

9 и 11 посто нного тока подбираютс такими, чтобы собственна частота гармонического делител G частоты и начал(.лай частота перестраиваемого го ератора 5 измен лись в соответствии с Fgjt- Таким образом, после отработки ошибки умножаемый сигнал попадает в полосу делени , а начальна частота перестраиваемого генератора 5 - в полосу захвата. После этого в умножителе частоты устанавли Баетс режим синхронизма, при котором9 and 11 of the direct current are chosen such that the natural frequency of the harmonic divider G is the frequency and starts (.ly, the frequency of the tunable controller 5 changes in accordance with Fgjt-. Thus, after working out the error, the multiplied signal falls into the dividing band, and the initial frequency of the tunable oscillator 5 - into the capture band. After that, the synchronism mode is set in the frequency multiplier, in which

БЫХ ВЯТаким образом, предлагаемое устрой- ство позвол ет значительно расширить диапазон умножаемых частот.In the VYTAK way, the proposed device allows to significantly expand the range of multiplied frequencies.

Claims

1. Application No. 2358808 / 18-09, class, H 03 B 19/00, 13.03.78, according to which the decision to issue an author's certificate was made.