SU621063A1

SU621063A1 - Frequency synthesizer

Info

Publication number: SU621063A1
Application number: SU752133248A
Authority: SU
Inventors: Виктор Константинович Гришин; Игорь Васильевич Ильинский; Орест Александрович Поцепня; Михаил Михайлович Назаренко; Владимир Михайлович Назаренко
Original assignee: Предприятие П/Я А-1173
Priority date: 1975-05-11
Filing date: 1975-05-11
Publication date: 1978-08-25

Description

(54) СИНТЕЗАТОР ЧАСТОТ(54) FREQUENCY SYNTHESIZER

II

Изобретение относитс к технике цифрового синтеза частот и может использоватьс в аппаратуре радиосв зи в радиолокационных станци х, измерительной технике и устройствах телемеханики .The invention relates to a technique of digital frequency synthesis and can be used in radio communication equipment in radar stations, measurement technology and telemechanics devices.

Известен синтезатор частот, содержащий последовательно соединенные опорный генератор, первый фазовый детектор, первый фильтр нижних частот , первый синхронизируемый генератор и первый делитель частоты с переменным коэффициентом делени , последовательно соединенные второй фазовый детектор, второй фильтр нижних частот и второй синхронизируемый генератор , а также второй делитель частоты с переменным коэффициентом делени , выход которого подключен к другому входу первого фазового детектора , и устройство сопр жени , первый и второй выходы которого соединены с установочными входами соответственно первого и второго делителей частоты с переменным коэффициентом делени 1 .A known frequency synthesizer comprising a series-connected reference oscillator, a first phase detector, a first low-pass filter, a first synchronized oscillator and a first frequency divider with a variable division factor, a second phase detector connected in series, a second low-pass filter and a second synchronized oscillator, and a second divider frequency with a variable division factor, the output of which is connected to another input of the first phase detector, and the interface device, the first and second the outputs of which are connected to the installation inputs of the first and second frequency dividers, respectively, with a variable division factor of 1.

В известном синхронизаторе частот в спектре синхронизируемой частоты по вл ютс помехи, равные субгармоникам опорной частоты.In a known synchronizer of frequencies in the spectrum of the synchronized frequency, interferences equal to subharmonics of the reference frequency appear.

Цель изобретени - повышение спектральной чистоты выходного сигнала при одновременном повышении быстродействи .The purpose of the invention is to increase the spectral purity of the output signal while increasing the speed.

Дл этого в синтезатор частот, содержащий последовательно соединенные опорный генератор, первый фазовый детектор, первый фильтр нижних частот, первый синхронизируемый генератор и первый делитель частоты с переменным коэффициентом делени , последовательно соединенные второй фазовый детектор , второй фильтр нижних частот и вторюй синхронизируемый генератор, а также второй делитель частоты с переменным коэффициентом делени , выход которого подключен к другому входу первого фазового детектора, и устройство сопр жени , первый и второй выходы которого соединены с установочными входами соответственно первого и второго делителей частоты с переменным коэффициентом делени , между выходом первого делител частоты с переменньм коэффициентом делени и первым входом второго фазового детектора введены последовате.гьно соединенные первый деишфратор, первый триггер, первый элемент совпадени и первый делитель частотыTo do this, a frequency synthesizer containing a series-connected reference oscillator, a first phase detector, a first low-pass filter, a first synchronized oscillator and a first frequency divider with a variable division factor, a second phase detector connected in series, a second low-pass filter and a second synchronized oscillator, and The second frequency divider with a variable division factor, the output of which is connected to another input of the first phase detector, and the interface device, the first and second Exit whose inputs are connected to the mounting of the first and second variable frequency dividers with division factor between the output of the first frequency divider with dividing factor peremennm and the first input of the second phase detector administered posledovate.gno deishfrator connected the first, the first flip-flop, a first coincidence element and a first frequency divider

С посто нным коэффициентом делени , а между выходом первого делител частоты с переменным коэффициентом делени и входом второго делител частоты с переменным коэффициентом делени введены последовательно соединенные второй дешифратор, второй триггер и второй элемент совпадени , а выход второго синхронизируемого генератора соединен с другим входом второго элемента совпадени и череэ второй делитель частоты с посто нным коэффициенте делени - с другим входом второго фазового детектора, при этом выход первого синхронизируемого генератора подключен также к другому входу первого элемента совпадени .With a constant division factor, and between the output of the first frequency divider with a variable division factor and the input of the second frequency divider with a variable division factor, the second decoder, the second trigger and the second match element are entered in series, and the output of the second synchronized generator is connected to the other input of the second match element and a second frequency divider with a constant division factor - with another input of the second phase detector, while the output of the first synchronized gene The recorder is also connected to another input of the first match element.

Устройство сопр жени может быть выполнено S виде последовательно соединенных первого регистра, первого сумматора и второго сумматора, к другому входу которого подключен выход второго регистра.The interface device can be made S in the form of serially connected first register, first adder and second adder, the output of the second register is connected to another input of which.

На чертеже изображена структурна электрическа схема синтезатора частот .The drawing shows a structural electrical circuit of a frequency synthesizer.

Синтезатор частот содержит последовательно соединенные опорный генератор 1, первый фазовый детектор 2, первый фильтр нижних частот 3, первый синхронизируемый генератор 4 и первый делитель частоты,5 с переменным коэффициентом делени ; последовательно соединенные второй фазовый детектор 6, второй фильтр нижних частот 7 и второй синхронизируемый генератор 8, а также второй делитель частоты 9 с переменным коэффициентом делени , выход которого подключен к другому входу первого фазового детектора 2, и устройство сопр жени 10, первый и второй выходы которого соединены с установочными входами первого 5 и второго 9 делителей частоты с переменным коэффициентом делени ; между выходом первого делител частоты 5 с переменныр коэффициентом делени и первым входом второго фазового детектора 6 введены последовательно соединенные первый дешифратор 11, первый триггер 12, первый элемент совпадени 13 и первый делитель частоты 14 с посто нным коэффициентом делени ; между выходом первого делител частоты 5 с переманным коэффициентом делени и входом второго делител частоты 9 с переменным коэффициентом делени введены последовательно соединенные второй дешифратор 15, второй тригге 16 и второй., элемент совпадени 17; выход второго синхронизируемого генератора 8 соединен с другим входом второго элемента совпадени 17 и через второй делитель частоты 18 с посто нным коэффициентом делени с другимвходом второго фазового детектора 6; при этом выход первого The frequency synthesizer contains a series-connected reference oscillator 1, the first phase detector 2, the first low-pass filter 3, the first synchronized oscillator 4 and the first frequency divider, 5 with a variable division factor; The second phase detector 6, the second low pass filter 7 and the second synchronized oscillator 8, as well as the second frequency divider 9 with a variable division factor, the output of which is connected to another input of the first phase detector 2, and the interface device 10, the first and second outputs which is connected to the installation inputs of the first 5 and second 9 frequency dividers with a variable division factor; between the output of the first frequency divider 5 and the variable division factor and the first input of the second phase detector 6, the first decoder 11, the first trigger 12, the first match element 13 and the first frequency divider 14 with a constant division factor are introduced; between the output of the first frequency divider 5 with a reversible division factor and the input of the second frequency divider 9 with a variable division factor, the second decoder 15 is connected in series, the second trigger 16 and the second., match element 17; the output of the second synchronized generator 8 is connected to another input of the second coincidence element 17 and through the second frequency divider 18 with a constant division factor with a different input of the second phase detector 6; with the output of the first

синхронизируемого генератора 4 подключен также к Другому входу первого элемента совпадени 13. Устройство сопр жени выполнено в виде последовательно соединенных первого регистра 19, первого сумматора 20 и второго сумматора 21, к другому входу которого подключен выход второго регистра 22.synchronizing generator 4 is also connected to the Other input of the first match element 13. The interface device is made in the form of serially connected first register 19, first adder 20 and second adder 21, to the other input of which the output of second register 22 is connected.

Устройство работает следуюа{им образом .The device works as follows.

. На первый делитель частоты 5 со второго сумматора 21 заноситс код числа ( - а на второй делитель частоты 9 с первого сумматора 20 код числа .. On the first frequency divider 5 from the second adder 21, the number code is entered (- and the second frequency divider 9 from the first adder 20 is the number code.

При считывании кода числа () первый дешифратор 11 вызывает срабатывание первого триггера 12, который вьадает разрешение первому элементу совпадени 13 на прохождение выходных колебаний первого синхронизируемого генератора 4 на вход первого делител частоты 14, которые по вл ютс на его выходе с частотой в () раз меньше частоты первогоWhen reading the number code (), the first decoder 11 triggers the first trigger 12, which resolves the first coincidence element 13 to pass the output oscillations of the first synchronized generator 4 to the input of the first frequency divider 14, which appears at its output () frequency () less frequency first

синхронизируемого генератора 4 и, вл сь опорными дл синхронизации временного интервала подстройки второго синхронизируемого генератора 8, поступают на вход второго фазовогоsynchronized generator 4 and, being the reference for synchronizing the time interval for adjusting the second synchronized generator 8, is fed to the input of the second phase

детектора 6, На другой вход которого поступает временной интервал подстройки частоты второго синхронизируемого генератора 8, сформированный прохождением выходных колебанийdetector 6, to another input which receives the time interval of the frequency control of the second synchronized generator 8, formed by passing the output oscillations

второго синхронизируемого генератора 8 через второй делитель частоты 18. Сигнал ошибки с выхода второго фазового детектора 6 через второй фильтр нижних частот 7 поступает на управл емый вход второго синхронизируемого генератора 8, обеспечива получение частоты второго синхронизируемого генератора 8, равной TCT и наход щейс с синхронизируемой частотой в нониусном соотношении таким образом, что разность фаз между последним периодом первого синхронизируемого 4 и текущим периодом второго синхронизируемого б генераторов равно нулю, чтоthe second synchronized generator 8 through the second frequency divider 18. The error signal from the output of the second phase detector 6 through the second low-pass filter 7 arrives at the controlled input of the second synchronized generator 8, providing the frequency of the second synchronized generator 8 equal to TCT and located with the synchronized frequency in the vernier relationship such that the phase difference between the last period of the first synchronized 4 and the current period of the second synchronized b generators is zero, which

обеспечиваетс использованием второго фазового детектора 6 с нулевым фазовым сдвигом Б режиме слежени . После считывани последнего периода первого синхронизируемого генератора 4 в 1-ом интервале подстройки второй дешифратор 15 вызывает срабатывание второго триггера 16, выдава разрешение на второй элемент совпадени 17 дл прохождени выходных колебаний второгоIt is provided by using a second phase detector 6 with zero phase shift B tracking mode. After reading the last period of the first synchronized generator 4 in the 1st adjustment interval, the second decoder 15 triggers the second trigger 16, issuing permission for the second element to match 17 for passing the output oscillations of the second

Claims

synchronized generator B, which is fed to the input of the second frequency divider 9, thus providing the number of fractions of the first synchronized generator 4. 5 Upon completion of the number reading (t entered in the second frequency divider 9, it sends a pulse to the input of the pearl phase deGector 2, which is termination of the i-th adjustment interval of the first synchronized generator 4, enters the code of numbers (and iH, respectively, on: the first 5 and second 9 frequency dividers with a variable division factor, return expanding the first 12 and second 16 triggers to the initial state.Another input of the first phase detector 2 receives a signal from the reference generator 1, and an error signal from the output of the first phase detector 2 through the first low-pass filter 3 is supplied to the first synchronized generator 4 auto-adjusts the frequency of the latter. On the first adder 20, it calculates the value of the number t by adding the number Wp coming from the first register 19, and the second adder 21 calculates the number and the numbers N are calculated about sledukmtsemu algorithm: if .. then .. if (, then, "j ,,, and if (, -V; then., and the number N itself comes from the second register 22. The proposed frequency synthesizer makes it possible to create fast-acting frequency synthesizers that are simple in design, with small tuning steps and high spectral oscillation purity on integrated circuits of medium and low speed, which significantly reduces their cost and power consumption Formula invented Frequency Synthesizer containing a series connected reference 3 generator, first phase detector, first low pass filter, first syn variable oscillator and first frequency divider with variable division factor, serially connected second phase detector, second low-pass filter and second synchronized oscillator, and second variable frequency divider with variable division factor, the output of which is connected to another input of the first phase detector, and interface device , the first and second outputs of which are connected to the installation inputs of the first and second frequency dividers, respectively, with a variable division, differing In order to increase the spectral purity of the output signal while simultaneously increasing the speed, between the output of the first frequency divider with variable D4 and the first phase input of the second phase detector, the first decoder, the first trigger, the first element of the match and the first divider are entered dividing coefficient, and between the output of the first frequency divider with a variable division factor and the input of the second frequency divider with a variable division factor the second decoder is connected in series, the second trigger and the second match element, and the output of the second synchronized generator is connected to another input of the second match element and through the second frequency divider with a constant division factor to another input of the second phase detector, while the output of the first synchronized generator is connected also to the other input of the first match element. 2; A synthesizer according to claim 1, differs in that the device is made in the form of serially connected first register, first adder and second adder, to the second input of which is connected a second register. Sources of information taken into account in the examination: 1. USSR Copyright Certificate 389608, cl. H 03 B 25/00, 02.03.71.