SU801102A1 - Ячейка пам ти дл реверсивногоРЕгиСТРА СдВигА - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может найти применение в устройствах управлени , кольцевых коммутаторах, в преобразовател х кодов, в програм.1но-временных устройствах и т.д. Известны схемы реверсивных сдвигаю щих регистров l и 23 построенные на основе Д- или Т-триггеров и схема реверсивной передачи межразр дной информации , схемы с дублированием плеч в триггере пам ти, схемы с дублированием схем, принимающих информацию Однако,облада  определенными достоинствами , кажда  из разновидностей схем имеет и некоторые недостатки такие, как наличие опасных сост заний , относительно невысокое быстродействие , сложность структуры. Наиболее близким по технической сущности с предлагаемому  вл етс  реверсивный сдвигающий регистр, имею щий шину подачи сигнала сдвига и две шины дл  подачи парафазного сигнала реверса, построенный на элементах ИЛИ-НЕ (И-HEi, каждый разр д которог содержит триггер приема информации и триггер передачи информации, выполненный с дублированием плеч, од но из которых по сигналу реверса включаетс  дл  передачи информации в последующий разр д, а второе - в предыдущий зЗ. Недостатком этой схемы  вл етс  сложность структуры и относительно невысокое быстродействие. Цель изобретени  - увеличение быстродействи  за счет одновременного осуществлени  режимов гашени  и перезаписи в триггере приема и хранени  информации и ее упрощение. Поставленна  цель достигаетс  тем, что в  чейку пам ти дл  реверсивного регистра сдвига, содержащую триггер приема и хранени  информации, триггер передачи информации, шины управлен ;  реверсом и первую шину управлени  сдвигом/ введены втора  и треть  шины управлени  сдвигом, причем первый вход установки О триггера передачи информации соединен с первой шиной управлени  реверсом, перва  шина управлени  сдвигом подключена ко входу гашени  триггера передачи информации , единичный и нулевой выходы триггера приема и хранени  информации соединены соответственно со входом установки в 1 и со вторым входом установки О триггера передачи ийформации третий вход установки-О которого подключен к нулевому выходу триггера приема и хранени  информации , четвертый вход установки О триг .гера передачи соединен со второй шиной управлени  реверсом, вход установки О триггера приема и хранени  информации соединен с третьей шиной управлени  сдвигом.

На чертеже изображена функциональна  схема  чейки пам ти.

Схема содержит триггер 1 передачи информации,триггер 2 приема и хранени  информации,шины 3 и 4 управлени  реверсом,шины 5-7 управлени  сдвигом элементы ИЛИ-НЕ 8-10, на которых выполнен триггер 1, элементы ИЛИ-НЕ 11-12, на которых выполнен триггер 2 входы 13-16 установки О триггера 1, вход 17 гашени  триггера 2,входы 18 и 19 установки 1 триггера 2,вход 20 установки в нулевое соето ние,выходы 21 и 22 триггера 2, 23 и 24 триггера 1, вход 25 установки 1 триггера 1 и вход 26 гашени  триггера 1.

Работает  чейка пам ти -„ледующим образом.

Направление сдвига информации определ етс  значением сигнала реверса на шинах 3 и 4. Если сигналы , ( i , то  чейка пам ти подготовлена к режиму пр мого сдвига, т.е. от предыдущего разр да к следующему , если R l, R,0 , то  чейка пам ти подготовлена к обратному сдвигу Сначала рассмотрим режим пр мого сдв га. Если сигналы на шинах 3 и 4 , то сигнал на выходах 23 и 24 триггера 1 передачи информации будет равен нулю независимо от характера сигналов на всех остальных входах этого триггера. В исходном состо нии , т.е. если сигналы на шинах , , триггер 1 передачи информации находитс  в фазе гашени , а триггер 2 находитс  в режиме хранени  информации. Пусть триггер 2 рассматриваемого разр да находитс  в единице (0,- 1 ) , триггер пам ти предыдущего и-следующего разр дов {не показаны на чертеже) находитс  в нулевом состо нии (9;. 0,0| + 0). При изменении потенциалов на шинах 5 и 6 на противоположные, т.е. , триггеры 2 всех разр дов через врем  Tj f равное средней задержке в одном элементе ИЛИ-НЕ, перейдут в фазу гашени  информации, а триггеры 1 передачи информации во всех пазр дах в то же самое врем  перейдут в состо ние, которое занимали триггеры 2 этих разр дов, т.е. триггер i- го разр да перейдет в единичное состо ние, поскольку в течение интеВсша времени с Г., единично

входе имеет место высокий потенциал, равный 2 , а на нулевом - низкий, равный 0| . Триггеры (i +- 1)-го и (i - 1)- го разр дов перейдут в нулевое состо ние, в силу того, что в с течение того же самого интервала

t Z на их нулевых входах имеет место высокий потенци ал, равный соответственно 9|-/. и 0j. а на единичных - низкий, равный соответственно

QI-I этом состо нии регистр находитс , пока Т 1, Т О. При изменении сигнала сдвига (Т О, Т 1) триггеры 1 передачи информации всех разр дов через врем  г Г, перейдут в фазу гашени , а триггеры

5 2 приема и хранени  информации в то же самое врем  перейдут в состо ние , которое занимали триггеры 1 передачи информации предыдущих разр дов , т.е. триггер 2 г-го перейдет

0 в нулевое состо ние, триггер 1

(1 -f 1)-го разр да перейдет в единичное состо ние и т.д. Рассмотрим подробнее этот процесс, предварительно заметив, что сигнал т должен задерживатьс  по отношению к сигналу Т на врем дtit . Поскольку при изменении сигнала Т от значени , равного единице, к значению, равному нулю, на входе 17 гашени  триггера 2 изме .. нение происходит раньше, чем на его входе 20, то триггер 2 переходит из состо ни  гашени  в нулевое, если на его входе 18 или 19 сигнал равен нулю. Если же на единичном входе 18 или 19 сигнал равен единице, то в те чение интервала времени л-ё после прекращени  действи  сигнала Т триггер 2 остаетс  в фазе гашени , а затем переходит в единичное состо ние, поскольку в течение интервала времени Тз - Д т входе 18 и 19 имеет место высокийпотенциал, а на входе 20 низкий .

Работа  чейки пам ти обратного сдвига, т.е. когда RC 1 , R..- О, аналогична.

Поскольку в предложенной  чейке пам ти процессы гашени  информации в триггере 2 и переписи ее в триггер 1 передачи протекают одновременно , причем это врем  равно задержке в одном элементе, то минимальна  длительность импульса сдвига должна быть не меньше этой згщержки. Длительность паузы должна быть несколько больше, поскольку процесс переписи информации из триггера 1 передачи в триггер 2 в случае единичного значени  ее задерживаетс  на величину , следовательно даже в предельном случае эта. длительность не больше 2 Tj , следовательно максимальна  частота импульсов сдвига равна

JL

f таГ- i

Ъ

Claims (1)

1. Формула изобретения

   Ячейка памяти для реверсивного 1 регистра сдвига, содержащая триггер приема и хранения информации, триггер передачи информации, шины управления реверсом и первую шину управления сдвигом, отличающая- 2 с я тем, что, с целью увеличения быстродействия ячейки за счет одновременного осуществления режимов гашения и перезаписи в триггере приема и хранения информации и ее уп- рощения, в нее введены вторая и тре тья шины управления сдвигом, причем первый вход установки О триггера передачи информации соединен с первой шиной управления реверсом, первая шина управления сдвигом подключена ко входу гашения триггера передачи информации, единичный и нулевой выходы триггера приема и хранения информации соединены соответственно со входом установки в 1 и со вторым входом установки О триггера передачи информации, третий вход установки О которого подключен к нулевому выходу триггера приема и хранения информации, четвертый вход установки О триггера передачи соединен со второй шиной управления реверсом, вход установки О триггера приема и хранения информации соединен с третьей шиной управления сдвигом.