SU798801A1 - Однородна вычислительна среда - Google Patents
Однородна вычислительна среда Download PDFInfo
- Publication number
- SU798801A1 SU798801A1 SU762332184A SU2332184A SU798801A1 SU 798801 A1 SU798801 A1 SU 798801A1 SU 762332184 A SU762332184 A SU 762332184A SU 2332184 A SU2332184 A SU 2332184A SU 798801 A1 SU798801 A1 SU 798801A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- computing environment
- homogeneous
- homogeneous computing
- multifunctional
- computing medium
- Prior art date
Links
Landscapes
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Description
Изобретение относитс к области вычислительной техники и предназначе но дл применени в качестве ариф- . метическо-логического устройства в вычислительных машинах, а также может быть использовано дл реа пизации управл ющих устройств с переменной структурой. Известна однородна среда,-в кото рой соединение элементов и выбор реализуемых функций осуществл етс тех нологически l. Однако изменить схему в процессе решени задачи невозможно. Наиболее близким техническим решением к изобретению вл етс однородна вычислительна среда, содержа ща п многофункциональных настраивае мых элементов и регистр кода олераций 2 . Недостатками ее вл етс длительное врем настройки, завис щее от размеров среды и наличие выбора настраиваемого элемента. Целью изобретени вл етс повыше ние быстродействи и упрощение вычис лительной среды. Это достигаетс тем, что вычислительна среда содержит п программиру емых матриц пам ти, входа: которых подключены к выходам регистра кода операций, а выходы - к шинам настройки соответствующего многофункциональ-. ного настраиваемого элемента. На чертеже дана структурна схема предлагаемой однородной вычислительной среды. Устройство содержит многофункциональные элементы l соединенные посред- ством шин настройки 2 с матрицами 3 программируемой пам ти. Вход 4 каждой матрицы пам ти соединен с (общим) регистром 5 кода операций. Количество матриц прогрс1ммируемой пам ти равно количеству элементов среды. , Устройство работает следуЕощим обра зом. В каждую матрицу заранее, записываютс коды функций, которые элемент должен выполн ть при реапизации всего набора операций. Крд, снимаемый с регистра, поступает в каткдую матрицу пам ти. Информаци , записанна в матрицу пам ти и считанна поступаклдим кодом, однозначно определ р ет функцию,реализуемую элементом среды. В каждую матрицу пам ти записывагетс информаци , предназначенна дл конкретного элемента, поэтому по одному коду, снимаемому с регистра,
Claims (1)
- Формула изобретенияОднородная вычислительная среда, содержащая И многофункциональных настраиваемых элементов и регистр j кода операций, отличающаяс я тем, что, с целью повышения быстродействия и упрощения вычислительной среда, она содержит h программируемых матриц памяти, входы которых .«подключены к выходам регистра кода * операций, а выхода - к шинам настройки соответствующего многофункционального настраиваемого элемента.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762332184A SU798801A1 (ru) | 1976-03-09 | 1976-03-09 | Однородна вычислительна среда |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762332184A SU798801A1 (ru) | 1976-03-09 | 1976-03-09 | Однородна вычислительна среда |
Publications (1)
Publication Number | Publication Date |
---|---|
SU798801A1 true SU798801A1 (ru) | 1981-01-23 |
Family
ID=20651513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762332184A SU798801A1 (ru) | 1976-03-09 | 1976-03-09 | Однородна вычислительна среда |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU798801A1 (ru) |
-
1976
- 1976-03-09 SU SU762332184A patent/SU798801A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5212780A (en) | System for single cycle transfer of unmodified data to a next sequentially higher address in a semiconductor memory | |
US4833602A (en) | Signal generator using modulo means | |
US3965459A (en) | Selectable eight or twelve digit integrated circuit calculator and conditional gate output signal modification circuit therefor | |
SU798801A1 (ru) | Однородна вычислительна среда | |
JPS56123069A (en) | Data processing device | |
GB1528231A (en) | Information processing systems | |
US3083907A (en) | Electronic counter | |
US3845290A (en) | Decimal-to-binary converter | |
EP0209893A3 (en) | Memory device | |
SU1149259A1 (ru) | Устройство переменного приоритета | |
SU851397A1 (ru) | Многофункциональный логический модуль | |
SU1123055A1 (ru) | Адресный блок дл запоминающего устройства | |
US5546592A (en) | System and method for incrementing memory addresses in a computer system | |
SU1571579A1 (ru) | Устройство дл делени двоичных чисел на три | |
SU1361623A1 (ru) | Запоминающее устройство | |
SU728133A1 (ru) | Устройство дл функционального преобразовани упор доченных массивов чисел | |
SU771665A1 (ru) | Устройство дл сравнени чисел | |
SU736104A1 (ru) | Устройство дл исправлени ошибок | |
SU362578A1 (ru) | Вычислительна система | |
SU454547A1 (ru) | Универсальный вычислительный автомат | |
SU792260A1 (ru) | Устройство дл матричной обработки данных | |
SU826337A1 (ru) | Элемент однородной структуры | |
SU455345A1 (ru) | Устройство дл обмена информацией между внешними устройствами и основной пам тью электронной вычислительной машины | |
SU822297A1 (ru) | Устройство дл контрол оперативнойпАМ Ти | |
SU1103236A1 (ru) | Устройство дл загрузки данных |