SU796857A1 - Stochastic dividing device - Google Patents

Stochastic dividing device Download PDF

Info

Publication number
SU796857A1
SU796857A1 SU792745092A SU2745092A SU796857A1 SU 796857 A1 SU796857 A1 SU 796857A1 SU 792745092 A SU792745092 A SU 792745092A SU 2745092 A SU2745092 A SU 2745092A SU 796857 A1 SU796857 A1 SU 796857A1
Authority
SU
USSR - Soviet Union
Prior art keywords
stochastic
dividing device
ussr
certificate
adder
Prior art date
Application number
SU792745092A
Other languages
Russian (ru)
Inventor
Валентин Васильевич Яковлев
Рюрик Федорович Федоров
Александр Васильевич Яковлев
Геннадий Владимирович Добрис
Original Assignee
Ленинградский Ордена Ленина Институтинженеров Железнодорожного Транспортаим.Акад.B.H.Образцова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Институтинженеров Железнодорожного Транспортаим.Акад.B.H.Образцова filed Critical Ленинградский Ордена Ленина Институтинженеров Железнодорожного Транспортаим.Акад.B.H.Образцова
Priority to SU792745092A priority Critical patent/SU796857A1/en
Application granted granted Critical
Publication of SU796857A1 publication Critical patent/SU796857A1/en

Links

Landscapes

  • Monitoring And Testing Of Nuclear Reactors (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Description

дами блока 2 ключей, выходы которого соединены с первой группой входов сумматора 3, втора  группа входов ко .торого подключена к разр дным шинам кода делимого А, а выходы соединены с выходом устройства и с входами преобразовател  число-веро тность 4, выход которого соединен с входом элемента 5 задержки, выход которого подключен к управл ющему входу блока 2 ключей.The block of 2 keys, the outputs of which are connected to the first group of inputs of the adder 3, the second group of inputs of which are connected to the digit buses of the dividend code A, and the outputs are connected to the output of the device and to the inputs of the number-probability converter 4 input element 5 of the delay, the output of which is connected to the control input of the block 2 keys.

Устройство работает следующим образом.The device works as follows.

Устройство управл етс  последовательностью синхроимпульсов, подаваемых на соответствующий вход преобразовател  число-веро тность {на чертеже этот вход не показан). По каждому синхроимпульсу в преобразователе число-веро тность 4 осуществл етс  преобразование содержимого сумматора 3 в бинарную случайную последовательность, веро тность по влени  символа 1, в которой в точности равна содержимоглу сумматора 3. С задержкой на один такт за счет элемента 5 задержки эта последовательность поступает на управл ющий вход блока 2 ключей- В зависимости, от.наличи  О или 1 на управл ющем входе блока 2 ключей в сумматоре 3, таким образом, возможны соответственно два состо ни : первое (1) соответствует числу Аи второе (И) соответствует числу 1+А-В, причем веро тности этих состо ний равныThe device is controlled by a sequence of clock pulses applied to the corresponding input of the number-probability converter {this input is not shown in the drawing). For each clock pulse in the converter, the number-probability 4 converts the contents of adder 3 into a binary random sequence, the probability of the occurrence of symbol 1, which is exactly equal to the content of the adder 3. With a delay of one cycle due to delay element 5, this sequence arrives to the control input of the 2 key block- Depending on the difference between O or 1 on the control input of the 2 key block in the adder 3, therefore, two states are possible respectively: the first (1) corresponds to the number of AI and sec e (ii) corresponds to the number of A-1 + B, where these probabilities are equal conditions

PIT.PIT.

Р - Р P - P

Р„R"

П Р,2+ 21 1 Р,„+ Р„П Р, 2 + 21 1 Р, „+ Р„

12 2112 21

где Р,2 и P2I - веро тности переходов схемы соответственно из состо ни  1 в I I и наоборот. Причем Р, В-А.where P, 2 and P2I are the probabilities of transitions of the circuit, respectively, from state 1 to I I and vice versa. And P, VA.

Математическое ожидание случайной числовойпоследовательности Z на выходе ff устройства имеет видThe mathematical expectation of a random numerical sequence Z at the output ff of the device is

К. AllA (1+А-В) А 1K. AllA (1 + AB) A 1

Т. е. в предлагаемом устройстве действительно реализуетс  операци  делени  чисел А/В.That is, in the proposed device, the operation of dividing the numbers A / B is indeed implemented.

Мерой точности работы устройства  вл етс  дисперси  случайной величины Z. Дл  устройства прототипа имеемA measure of the accuracy of the device is the variance of the random variable Z. For the prototype device, we have

. Q -Л (. ) - вВ предлагаемом устройстве. Q -L (.) - in the proposed device

; )Ч-т У2(В-А) (1-В).; ) Ht Y2 (B-A) (1-B).

Коэффициент Coefficient

,/ Oz 1 -Ql ГПТ, / Oz 1 -Ql GPT

выражает относительное уменьшение Q статистической погрешности выполнени  операции делени  А/Вв предлагаемом устройстве по сравнению с известным устройством.expresses the relative decrease in the Q statistical error of the A / B division operation of the proposed device as compared with the known device.

Видно, что К 1. Например, если В - 0,9, то получаем К 100. Выигрыш в точности вычислений тем больше, чем больше абсолютное значение В.It can be seen that K 1. For example, if B is 0.9, then we get K 100. The gain in the accuracy of the calculations is the greater, the larger the absolute value of B.

Таким образом, технико-экономический эффект предлагаемого устройства заключаетс  в значительном (в рассмотренном примере в 100 раз) повышении точности его работы.Thus, the technical and economic effect of the proposed device consists in a significant (in the considered example 100 times) increase in the accuracy of its operation.

Claims (4)

1.Авторское свидетельство СССР 5 (f 579624, кл. G Об F 15/36, 1977.1. Author's certificate of the USSR 5 (f 579624, cl. G About F 15/36, 1977. 2.Авторскоесвидетельство СССР 470826, кл. G06 F 15/3G, 1974.2. Authorship certificate of the USSR 470826, cl. G06 F 15 / 3G, 1974. 3.Авторскоесвидетельство СССР № 477425, кл. G06 F 15/36, 1974.3. USSR author's certificate number 477425, cl. G06 F 15/36, 1974. 0 0 4. Яковлев В. В. Стохастические делительные устройства на основе логических схем с обратной св зью. Извести  вузов. Приборостроение, т. XXI, €, 1978, рис. 1, с. 50 (прототип).4. Yakovlev, V.V. Stochastic separating devices based on logic circuits with feedback. Lime universities. Instrument making, t. XXI, €, 1978, fig. 1, s. 50 (prototype).
SU792745092A 1979-02-23 1979-02-23 Stochastic dividing device SU796857A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792745092A SU796857A1 (en) 1979-02-23 1979-02-23 Stochastic dividing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792745092A SU796857A1 (en) 1979-02-23 1979-02-23 Stochastic dividing device

Publications (1)

Publication Number Publication Date
SU796857A1 true SU796857A1 (en) 1981-01-15

Family

ID=20818809

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792745092A SU796857A1 (en) 1979-02-23 1979-02-23 Stochastic dividing device

Country Status (1)

Country Link
SU (1) SU796857A1 (en)

Similar Documents

Publication Publication Date Title
US4135249A (en) Signed double precision multiplication logic
US3825924A (en) Pulse code modulation code conversion
SU796857A1 (en) Stochastic dividing device
US3373421A (en) Conversion from gray code to binary code
US2834011A (en) Binary cyclical encoder
US3564225A (en) Serial binary coded decimal converter
US3798434A (en) Electronic device for quintupling a binary-coded decimal number
US3138794A (en) Binary code translating device
SU631928A1 (en) Probabilistic computer
SU1762319A1 (en) Device for shift of information
SU425178A1 (en) DEVICE FOR INTERRUPTION OF PROGRAMS
SU494744A1 (en) Binary decimal to binary converter
SU466507A1 (en) Device for converting regular binary fraction to binary fraction
SU467343A1 (en) Code converter
SU930689A1 (en) Functional counter
SU504200A1 (en) Binary to decimal converter
SU1016778A1 (en) Code comparison circuit
SU809582A1 (en) Jonson's counter
SU1136144A1 (en) Cray code-to-binary code translator
SU752329A1 (en) Number comparing device
SU401994A1 (en) DEVICE FOR DETERMINATION OF MINORANT BINARY CODES
SU385298A1 (en) FUNCTIONAL GENERATOR
SU746505A2 (en) Device for raising binary numbers to the third power
SU962971A1 (en) Function generator
SU662936A1 (en) Arithmetic operation for performing operations on several numbers