SU752329A1

SU752329A1 - Number comparing device

Info

Publication number: SU752329A1
Application number: SU782638201A
Authority: SU
Inventors: Владимир Петрович Николаенко; Владимир Юрьевич Новокшонов
Original assignee: Предприятие П/Я М-5687
Priority date: 1978-07-05
Filing date: 1978-07-05
Publication date: 1980-07-30

Description

II

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и системах .автоматического управлени дл сравнени чисел с заданным допуском сравнени .The invention relates to automation and computing and can be used in computers and automatic control systems for comparing numbers with a predetermined tolerance of comparison.

Известно устройство дл сравнени чисел динамического типа, содержащее элементы И, ИЛИ, триггеры 1 .A device for comparing dynamic type numbers is known, which contains the elements AND, OR, triggers 1.

Недостатками данного устройства вл ютс низкое быстродействие, сравнение лишь модулей чисел и невозможность изменени допуска сравнени .The disadvantages of this device are low speed, the comparison of only the moduli of numbers and the impossibility of changing the comparison tolerance.

Наиболее близким к предлагаемому техническим решением вл етс устройст- во дл сравнени чисел, содержащее сумматоры , элементы И, ИЛИ, дешифратор 2 .Closest to the proposed technical solution is a device for comparing numbers, containing adders, elements AND, OR, decoder 2.

Недостатки этого устройства заключаютс в невозможности изменени допуска сравнени , в необходимости предваритель-jg ного Преобразовани одного из чисел в дополнительный код, что ведет к увеличению аппаратурных затрат, и в сравнении лишь модулей чисел без учета их знаков.The disadvantages of this device are that it is impossible to change the tolerance of the comparison, the need for a preliminary Conversion of one of the numbers to an additional code, which leads to an increase in hardware costs, and only a comparison of the modules of numbers without taking into account their signs.

Цель изобретени - расширение функциональных возможностей путем обеспечени смены кодов допусков и сравнени чисел с учетом их знаков.The purpose of the invention is to enhance the functionality by providing a change of tolerance codes and comparing numbers with regard to their signs.

Поставленна цель достигаетс тем, что в устройство дл сравнени чисел, содержащее два сумматора, где перва группа входов первого сумматора соединена с входными шинами первого числа, введены два узла согласовани , преобразователь пр мого кода в обратный, элемент равнозначности , два узла анализа, причем входные шины второго числа соединены со входами первого узла cariiaco вана , выходы которого подключены ко второй группе входов первого сумматора, 1,2,...к-ый выходы которого соединены со входами второго узла согласовани , выходы которого подключены к первой группе входов второго сумматора, втора грутша входов которого соединена с выходами , преобразовател пр мого кода в обратный, входы которого подключены к входным шинам кода допуска, вькод переноса второго сумматора соединен с управл ющим входом первого узла анализа входные шины знаковых разр дов чисел подключены ко входам элемента равнозначности, выход которого соединен со знаковым входом первого сумматора и со входом управлени первого узла согласована (к+1), (к+2)... П -ый выходы первого сумматора, где п число разр дов сравниваемых чисел, подключены к 1,2,...(п-к)-ому входам первого узла анализа соответственно,знаковый выход первого сумматора соединен со знаковым входом первого узла анализа и со входом управлени второго узла сопилсовани , выход переноса первсго сумматс а подключен к первому входу второго узла анализа и ко входу переносов второго сумматора , первый выход первого узла анализа соединен со вторым входом второго узла анализа, входна шина знакового раз р да первого числа подключена к третьему входу второго узла анализа, и тем, что в устройстве первый узел анализа содержит элемент запрета, элемент ИЛИ-НЕ и элемент ИЛИ, причем 1,2,... (п-«:)-ый входы узла анализа соединены с 1,2,..,(п-к)ол информационными входами элемента запрета и с 1,2,... (п-к)-ым входами элемента ИЛИ-НЕ, знаковый вход узла анализа подключен к (и-к+1)-ому информационному входу элемента запрета и к (п-к+1)-ому входу элемента ИЛИ-НЕ, (П-к+2)-ой вход элемента ИЛИ-НЕ и управл ющий вход элемента запрета соединены с управл ющим входом узла анализа, вьгходы элемента ИЛИ-НЕ и элемента запрета подключены ко входам элемента ИЛИ, пр мой выход которого соединен с первым выходом узла анализа, а инверсный - со вторым вь1ходом узла анализа, а также тем, что в нем второй узел анализа содержит элемент запрета, элементы ИЛИ-НЕ, ИЛИ , причем первый вход узла анализа соединен с первым информационным входом элемента запрета и с первым входом первого элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента ИЛИ, втсфой вход узла анализа соединен со входами управлени элемента запрета, со вторым входом первого элемента ИЛИ-НЕ и с первым входом второго элемента , второй вход которого подключен к выходу элемента ИЛИ,. третий вход узла анализа соединен со втсрым информационным входом элемента запрета в с третьим входом первого элемента ИЛИ-ИЕ.The goal is achieved by the fact that a device for comparing numbers, containing two adders, where the first group of inputs of the first adder is connected to the input buses of the first number, two matching nodes are added, a direct code to reverse code converter, an element of equivalence, two analysis nodes, and buses of the second number are connected to the inputs of the first cariiaco Van node, the outputs of which are connected to the second group of inputs of the first adder, 1.2, ... which outputs are connected to the inputs of the second matching node, the outputs of which are connected to the first group of inputs of the second adder, the second group of inputs of which is connected to the outputs, the direct code to reverse converter, the inputs of which are connected to the input buses of the tolerance code, the transfer code of the second adder is connected to the control input of the first node of the analysis, input buses of sign digits connected to the inputs of the element of equivalence, the output of which is connected to the sign input of the first adder and to the control input of the first node is matched (к + 1), (к + 2) ... N-th outputs of the first adder, where n is the number of bits in the compared numbers, connected to the 1,2, ... (nk) th inputs of the first analysis node, respectively, the sign output of the first adder is connected to the sign input of the first analysis node and to the control input of the second sopilsovka, the transfer output of the first total connected to the first input of the second analysis node and to the carry input of the second adder, the first output of the first analysis node is connected to the second input of the second analysis node, the input bus is the sign of the first number connected to the third input of the second analysis node, and the device The first analysis node contains a prohibition element, an OR-NOT element, and an OR element, with 1,2, ... (n - “:) —the th inputs of the analysis node are connected to 1,2, .., (n) ol information inputs of the prohibition element and with 1,2, ... (nk) -th inputs of the element OR NOT, the sign input of the analysis node is connected to (and-to + 1) -th information input of the prohibition element and to (n to the + 1) -th input of the OR-NOT element, (Pk + 2) -th input of the OR-NOT element and the control input of the prohibition element are connected to the control input of the analysis node, the inputs of the OR-NOT element and the prohibition element are connected to element inputs OR, my the output of which is connected to the first output of the analysis node, and the inverse - to the second turn of the analysis node, as well as the fact that the second analysis node contains a prohibition element, elements OR NOT, OR, the first input of the analysis node is connected to the first information input of the element and with the first input of the first element OR NOT, the output of which is connected to the first input of the element OR, the input of the analysis node is connected to the inputs of the control of the prohibition element, with the second input of the first element OR NOT and the first input of the second element, the second input which is connected to the output element OR. the third input of the analysis node is connected with the secondary information input of the prohibition element in the third input of the first element OR-IE.

На фиг, 1 изображена блокгч:хема устройства дл сравнени чисел; на фиг. 2 функциональна схема узла анализа;: на фиг. 3 - функциональна схема узла сог-, ласовани .Fig. 1 shows a blockch: hem of a device for comparing numbers; in fig. 2 is a functional diagram of the analysis node; in FIG. 3 - functional scheme of the node coax-, lasovani.

Устройство содержит сумматоры 1 и 2, узел 3 согласовани , элемент 4 равнозначности , преобразователь 5 пр мого кода в обратный, узел 6 согласовани , узлы 7,8 анализа.The device contains adders 1 and 2, matching node 3, equivalence element 4, forward code to reverse converter 5, matching node 6, analysis nodes 7.8.

Узел 7 анализа состоит из элементаNode 7 analysis consists of the element

9запрета, элемента 10 ИЛИ-НЕ, элемента 11 ИЛИ.9 banned, element 10 OR NOT, element 11 OR.

Узел 8 анализа состоит из элемента 12 запрета, элементов 13, 14 ИЛИ-НЕ, элемента 15 ИЛИ.Node 8 analysis consists of the element 12 of the ban, elements 13, 14 OR-NOT element 15 OR.

Узлы 3,6 согласовани содержат в каждом разр де элемент 16 ИЛИ, элементы 17,18 запрета.The coordination nodes 3.6 contain, in each section, an element 16 OR, prohibition elements 17.18.

Устройство работает следующим образом .The device works as follows.

При поступлении чисел А и В с разными знаками элемент 4 равнозначности формирует сигнал, по которому на знако- вьй вход сумматора 1 через элемент 18 запрета и элемент 16 ИЛИ узла 3 согласовани поступает пр мой код числа А, причем на знаковый вход подаетс нулевой сигнал. Сумматор 1 на выходах формирует пр мой двоичный код суммы (А)4-(В), равный в данном случае (А-В), а с выхода переноса снимаетс нулевой сигнал. Если -t- О , т.е. если (A-B)D, то на выходах сумматора 1 вырабатываютс i нулевые сигналы, поступающие на элементWhen numbers A and B with different signs arrive, the equivalence element 4 generates a signal that sends the direct code of A to the sign input of adder 1 through the prohibition element 18 and the element 16 OR of the matching node 3, and a sign signal is sent to the sign input. The adder 1 at the outputs forms a direct binary code of the sum (A) 4- (B), which is equal in this case (AB), and a zero signal is removed from the transfer output. If -t- Oh, i.e. if (A-B) D, then the outputs of adder 1 produce i zero signals arriving at the element

10ИЛИ-НЕ узла 7 анализа. По сигналу на знаковом входе узла элементы 18 запрета и элементы 16 ИЛИ узла 6 согласовани передают на входы сумматора10 OR-NOT node 7 analysis. The signal at the sign input of the node, the elements 18 of the ban and the elements 16 OR node 6 approval transmit to the inputs of the adder

2 код, равный в данном случае пр мому коду младших разр дов (А-В), т.е. С(А-В). Так как , то С , т.е С + ( -D )- 2t и сумматф 2 не формирует сигнал переноса. В этом случае элементы Ю ИЛИ-НЕ и 11 ИЛИ вырабатьшают сигнал А B+D, запреща тем самым формирование узлом 8 анализа сигнала +V .2 code equal in this case to the direct code of the lower-order bits (A-B), i.e. C (AB). Since, then C, i.e. C + (-D) - 2t and summatf 2 does not generate a transfer signal. In this case, the elements OR OR NOT and 11 OR the signal A B + D is generated, thereby prohibiting the formation of the + V signal by node 8.

Если при сравнении чисел с разными знаками AfB , т.е. если(А-В)0 , то в зависимости от величины неравенства,If when comparing numbers with different AfB signs, i.e. if (A – B) is 0, then, depending on the magnitude of the inequality,

либо на выхо/цах 6 -i - S , 5зн сумматора 1 формируютс неоднозначные сигналы, либо узел 6 согласовани вырабатывает код С больше кода I . В noci лёднем .случае С D 1, т.е. С + ( 1 -О ) - 2, и сумматор 2 фс мирует сигнал переноса.either ambiguous signals are generated at the outputs / cs 6 -i-S, 5c of adder 1, or the matching node 6 generates a code C more than code I. In noci ice, the case of C D 1, i.e. C + (1 -O) - 2, and the adder 2 fs generates a transfer signal.

Claims

Thus, the prohibition elements 9 and the OR element 10 of the node 7 of the analysis 7 receive ambiguous signals and the element 11 OR expresses A. signal A. B + D, allowing the node 8 to form the analysis of the + D and -D signals. If the number B is positive, the ti 13 OR-NOT and 15 OR of the analysis unit 8 produce the signal A-cB -D, prohibiting the formation of the + D signal. If the number A is positive, then element 15 OR gives permission for element 14 OR-NOT to form signal A B + D. When comparing unambiguous numbers A and B from the signal from element 4 of equivalence to inputs of adder 1 through elements 17 of prohibition 16 OR node 3 of the code matching, the return code of the number A is equal (2 -1 - (A), and a single signal is given to the input. A sum code (1 - (A) + (B) + 2) is formed at the outputs of adder 1 (( -B) +2) If (A) 5: (B), that is, if ((A-B) + +2) 2, then adder 1 does not generate a transfer signal P, from the sign output of adder 1, take There is a single signal, and the code (2 -1- (А-В) is equal to the equal return difference code) at the outputs 5 -5. In case of equal numbers A and B within the tolerance D of the inputs of the element 9 of the prohibition of the analysis unit 7 with Outputs 5c, .-, S -2 ,, single signals are received. From code Q - b of adder 1, code 17 (And-B) is received through elements 17 AND and 16 of OR of code matching circuit 6. Since Ci O, adder 2 does not generate a transfer signal, and the prohibition elements 9 and 11 OR of the analysis unit 7 generate the + D signal. In the case of inequality of numbers A and B within the tolerance for prohibition elements 9 and 1O OR-NOT of analysis node 7, ambiguous signals are received and element 11 OR produces a signal А В + D. If the numbers A and B are positive, then the elements 14 OR-NOT of the analysis node 8 form the + D signal. If the numbers A and B are negative, then the elements 13 OR-NOT and 15 OR of the analysis node 8 produce the signal -D. If, when comparing single-digit numbers (A) (B), i.e. if (- (A-B) +2) the TO adder 1 generates a signal for transferring the CO of the sign output, a zero signal is taken, and on the outputs 9j - 5fi a code () is generated. 7 296 If the numbers А А В are equal, within the tolerance on the inputs of element 10 OR-, NOT of the analysis node 7, zero signals are received from the outputs Kii-an of adder 1. From the outputs of the S-SKummator 1, through the elements 18 of the prohibition and 16 OR of the node 6 of the code matching, a code C is received, which is equal in this case (). Adder 2 adds the code C, the reverse code D and the transfer unit () + + () + 1 | AB (f2-Dl and since, the adder 2 does not form the transfer signal, and elements 10 OR-NOT and 11 OR Analysis node 7 produces a signal + D. If the numbers A and B are not equal, within the tolerance, analysis node 7 receives ambiguous signals and Element 11 of this node generates the signal А 1 В +1). If at the same time the numbers A and B are positive, then the prohibition elements 12 and 15 OR form the signal A B-D, and if negative, then the signal + D is removed from the output of element 14 OR-NOT of the analysis unit 8. Applying the proposed device reduces the equipment , and the comparison of numbers with regard to their signs leads to an expansion of the field of application of the device. The management of the tolerance code also leads to enhanced functionality of the device and allows the use of one device instead of a set of devices for each tolerance. Claim 1. A device for comparing numbers containing two adders, the first group of inputs of the first adder is connected to the input buses of the first number, so that, in order to extend the functionality by providing a change of tolerance codes and comparing numbers taking into account their signs, two matching nodes, a forward code converter, are entered into the device, two analysis nodes are added to the inverse element, equivalence, the input buses of the second number are connected to the inputs of the first matching node, whose outputs connecting a second group of inputs of the first adder, 1,2, ... k-th outputs of which are connected to the inputs of the second matching node, the outputs of which are connected to the first group of inputs of the second adder.

the second group of inputs is connected to the BbtsoAaMH converter of the direct code to the reverse one, whose inputs are connected to HEX1 buses of the tolerance code; the sign input of the first adder and with the control input of the first matching node, (к + 1)} (к + 2) ... nth outputs of the first adder, where P is the number of bits compared numbers, are connected to 1,2,., , () - to the inputs of the first evil analysis, respectively, the sign output of the first adder is connected to the sign input of the first analysis node and the input of the second matching node, the transfer output of the first adder is connected to the first input of the second analysis node and the input of the second adder, the first output of the first analysis node is connected to the second input of the second analysis node, the input bus of the sign bit of the first number is connected to the third input of the second node of the analysis.

2. The device according to claim 1, characterized in that in it the first analysis node contains a prohibition element, the element OR NOT and the element OR, with 1,2, ... (n-k) -th inputs of the analysis node connected to the 1,2, ... (n-) information inputs of the prohibition element and 1,2 „.. (nk) inputs of the element OR NOT, the sign input of the analysis node is connected to (nk + 1) th information entry bar element

and (nk + 1) th input of the OR-NOT element, (nc + 2) th input of the OR element-NE and the control input of the latch element are connected to the control input of the analysis node, the outputs of the OR-NOT element and the prohibition element is connected to the inputs of the OR element, the direct output of which is connected to the first output of the analysis node, and the inverse is connected to the second code of the analysis node.

3. The device according to claim 1, characterized in that in it the second analysis node contains a prohibition element, elements OR NOT, OR, the first input of the analysis node is connected to the first information input of the prohibition element and to the first input of the first element OR NOT, The code of which is connected to the first input of the OR element, the second input of the analysis node is connected to the control inputs of the interdiction element, to the second input of the first OR element, and to the first input of the second OR element, the second input of which is connected to the output of the OR element; analysis of the connection nen infs mation to the second input of the prohibition and the third input of the first OR-NO element.

Sources of information taken into account in the examination

1. USSR author's certificate number 543936, cl. G 06 F 7/04, 30.05.77.

2. Gavrilov Yu. V., Puchko A. I, Ari (} meticheskie device high-speed digital computers; M., Sov. Radio, 197O, pp. 253257 (prototype).

tt

t