36319 го счетчика, установочный вход которого вп етс числовым входом устройства, а выход старшего разр да второго счетчика подключен к нулевому входу триггера , единичный вход которого подключен f ко входу пуска устройства, а единичный выход триггера соединен с первыми входами первого и второго элементов И, вторые входы которых подключены к выходам соответственно первого к второго преоб- разователей код-веро тность- третий вход второго элемента И соединен с выходом второго блока сравнени , а выход первого блока сравнени через инвертор подключен к третьему входу первого эле- мента И. Схема веро тностного вычислительного устройства представлена на чертеже. Устройство содержит счетчики 1,2, блоки сравнени 3, 4, элементы И 5,6, преобразователи код-веро тность 7,8, датчик случайных чисел 9, триггер 10, инвертор 11. Преобразователи 7 и 8 вырабатывают на своих выходах случайные последовательности с веро тност ми символов 1 соответственно Pg, причем R (Е и 2 - разр дности преобразователей ). Разр дности избирают исход из услови F 1 il. Работа устройства начинаетс с занесени кода двоичного числа А в счетчик 2. После этого подаетс пусковой сигнал на установочный вход 12 триггера 10. В результате этого открьтаютс оба элемента И, и начинаетс накопление содержимого счетчиков. Сигналы на выходах блоков сравнени формируютс , если содержимое соответстйуюшего счетчика не меньше значени кода на выходах датчика 9 на каждом такте работы устройства . В процессе работы содержимое счетчика 2 нарастает, и в некоторый момент времени счетчик переполн етс . Импульсы переполнени по нулевому входу вкгаочают триггер, в результате чего прекращаетс , поступление единичных символов на входы счетчиков. При этом содержимое счетчика 1 фиксирует оценку искомой величины А- , причем Покажем это. Дл математического ожидани содержимых счетчиков в i-том такте можно записать следующие рекуррентные соотношени . . 1 V их/. Х , .хо. ,,,(---i)P,P,.,) (А М Сг-р-М Сг2)-. ...,,.,()). где , С - разр дность счетчиков. Обозначив . и ,-АЛ2 и тыва , что М 0, а М МЛ,запишем 0. ( РЛ M,,-vnO-ff), .рД,И.... N|l-0-|iVji Так кик при больших N величина , 0-S) , кончательно Д. N(-t ч) d) МА АЛ. NA(), М2,- МАО §ЛмАе В момент переполнени счетч 1ка 2 его содержимое равно N, поэтому N-NAei Pii , (2) Г2 лПодставл (2) в (1), имеем M,, N(l-).NfA|),(3) т. е. искомый результат образуетс в счетчике 1 в обратном коде. Заметим, что врем выполнени операций Afp в предлагаемом устройстве занимает Т |у-6п.т тактов работы устройства . В то же врем в прототипе результат устанавливаетс не менее чем за три посто нных времени, т. е. Следовательно, относительное ускорение работы предлагаемого устройства составл еTot rp-i fm г-Разр дность преобразовател всегда можно выбрать такой, чтобы выполн лось соотношение f 0,5, поэтому oL дыеп jU (4) Например, если А 0,1, , Т соответствии с (4) ускорение работы у„ройе составл ет более чем 65A 36319 counter, the setup input of which is fed by the numerical input of the device, and the higher-order output of the second counter is connected to the zero input of the trigger, the single input of which is connected f to the start input of the device, and the single output of the trigger is And the second inputs of which are connected to the outputs of the first code-probability converter to the second converter; the third input of the second element I is connected to the output of the second comparison unit, and the output of the first comparison unit through the inverter p is connected to the third input of the first element I. A diagram of the probabilistic computing device is shown in the drawing. The device contains counters 1.2, comparison blocks 3, 4, elements AND 5.6, code-factor converters 7.8, random number sensor 9, trigger 10, inverter 11. Converters 7 and 8 produce random sequences at their outputs the probabilities of the symbols are 1, respectively, Pg, and R (E and 2 are the digits of the converters). Bounds are chosen based on the condition F 1 il. The operation of the device begins with the entry of the code of the binary number A into the counter 2. After that, a start signal is given to the installation input 12 of the trigger 10. As a result, both AND elements open and the accumulation of the counters begins. The signals at the outputs of the comparison units are generated if the content of the corresponding counter is not less than the code value at the outputs of the sensor 9 at each operation cycle of the device. During operation, the contents of counter 2 increase, and at some point in time the counter overflows. Overflow impulses at the zero input cause a trigger, which stops the flow of single characters to the inputs of the counters. At the same time, the contents of counter 1 fixes the estimate of the sought quantity A-, and we will show it. For the mathematical expectation of the contained counters, in the ith cycle one can write the following recurrence relations. . 1 v them /. X, .ho. ,,, (--- i) P, P,.,) (AM Cr-p-M Cr2) -. ... ,,., ()). where, C is the counter size. Designating. and, -AL2 and tyva, that M is 0, and M is ML, we write 0. (RL M ,, - vnO-ff), .рД, И .... N | l-0- | iVji So kick for large N value, 0-S), of course D. N (-t h) d) MA AL. NA (), М2, - МАО §ЛмАе At the moment of overflowing the count 1ka 2 its contents are equal to N, therefore N-NAei Pii, (2) Г2 lSubstituted (2) in (1), we have M ,, N (l-). NfA |), (3) i.e., the desired result is formed in counter 1 in the reverse code. Note that the execution time of the Afp operations in the proposed device takes T | y-6 p. T of operation of the device. At the same time, in the prototype, the result is established in at least three constant times, i.e., Therefore, the relative acceleration of the operation of the proposed device is eTot rp-i fm g - The converter size can always be chosen such that the ratio f 0 , 5, therefore oL dyp jU (4) For example, if A 0,1,, T according to (4), the acceleration of the work is more than 65
563563
С ростом fM быстродействие возрастает еще больше.With increasing fM, the speed increases even more.
Предлагаемое устройство проще прототипа бпагодар исключению блоков воз .ведени переменной в цепую степень, которые внос т доминирующий вклад в затраты оборудовани , так как привод т к необходимости использовани разр дных регистров сдвига (с отводом от каждого разр да) и The proposed device is simpler than the prototype for eliminating variable-in-chain variable power units that make a dominant contribution to equipment costs, since they require the use of bit shift registers (with a tap from each bit) and