SU788357A1 - Цифровой генератор псевдослучайной последовательности импульсов - Google Patents

Description

54) ЦИФРОВОЙ ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНОЙ

t

Изобретение относитс  к вычислительной технике и может быть использовано дл  моделировани  псевдослучайной двоичной последовательности максимальной длины с одинаковым числом единиц и нулей.

Известен генератор, содержащий два регистра псевдослучайной последовательности , дешифратор, генератор, схему И, блок сравнени  и блок вычитани , причем выход генератора соединен со входом первого регистра и с первым входом схемы И. Выходы разр дов первого регистра соединены с входамидешифратора, выход которого соединенсо вторым входом схемы И, с управл ющим входом блока вычитани  Вход второго регистра псевдослучайной последовательности соединен с выходом схемы И, а его выход соединен с первым входом блока сравнени . Второй вход блока сравнени  соединен с выходом первого регистра, а его выходы соединены с информационными входами блока вычитани , выход которого  вл етс  выходом устройства.

По сигналу генератора первый п-разр дный регистр псевдослучайной последовательности формирует последовательности из () разр дов. Дешифратор ИМПУЛЬСОВ

выдел ет одно из состо ний первого регистра и блокирует на один такт формирование псевдослучайной () последовательности вторым т-разр дным регистром. В результате имеет место фазовый сдвиг на один такт Т в фор мировании () последовательности относительно (21-1) последовательности .

10

Максимальное число фазовых сдвигов равно т. На выходе схемы блока сравнени  формируетс  псевдослучайна  последовательность ,  вл юща с  результатом суммировани  по модулю 2 двух 5 исходных последовательностей, и имеет длину (n-m) разр дов. Блок вычитани  вычисл ет количество совпадающих и несовпадающих элементов в двух последовательност х за период п-Т. Вы20 ходной сигнал  вл етс  L - уровневым аналоговым сигналом l .

Недостатками известного устройства при использовании его в качестве фор25 мировател  псевдослучайной последовательности максимальной длины  вл ютс  сложность схемы, неравноверо тность нулей и единиц в последовательности , частотные ограничени , обусловленные обратными св з ми. ПОСЛЕДОВАТЕЛЬНОСТИ

Наиболее бдг зкчм к предлагаемому . вл етс  генератор псевдослучайной последовательности, содержащий кольцевой регистр, перва  группа выходов которого соединена с дешифратором, выходом подключенного к входу триггера, логические элементы И, выходы которых соединены с входаг-ш логического элемента или, первый выход триггера соединен с первым входом первого логического элемента И, второй выход триггера с первым входом второго логического элемента И 2 .

Недостатком устройства  вл етс  то что период генерируемой псевдослучайной последовательности линейно св зан с длиной кольцевого сдвигового регистра и, следовательно, с объемом дешифратора , поэтому устройство экономически невыгодно в случае генерации длинных последовательностей, что умен шает диапазон работы устройства.

Цель изобретени  - расширение диапазона работы устройства.

Цель достигаетс  тем, что в цифровой генератор псевдослучайной последовательности импульсов, содержащий кольцевой регистр, перва  группа выходов которого соединена с дешифратором , выходом подключенного к входу триггера, логические элименты И, выходы которых соединены с входами логического элемента ИЛИ, первый выход триггера соединен с первым входом первого логического элемента И, второй выход триггера - с первым входом второго логического элемента И, введены коммутатор фазы и инвертор, причем втора  группа выходов кольцевого регистра соединена с группой управл ющих входов KOMNtyTaTOpa фазы, вход которого соединен с первым выходом триггера/ а выход через инвертор со вторым входом первого логического элемента И непосредственно - с вторым входом второго логического элемента И, выход логического элемента ИЛИ соединен с выходной шиной устройства .

На.чертеже приведена функциональна  схема устройства.

В устройстве выходы кольцевого регистра 1 соединены со входами дешифратора 2 и с информа лионными входами коммутатора фазы 3. Выход дешифратора 2 соединен со входом триггера 4 режима, первый выход которого соединен с управл ющим входом коммутатора фазы 3 и со вторым входом первого логического элемента И 5, а второй выход соединен со вторым входом второго логического элемента И б. Выход коммутатора фазы 3 соединен со входо инвертора 7 и с первым входом второго логического элемента И б, а выход инвертора 7 соединен с первым входом первого логического элемента И 5. Выход логического элемента ИЛИ 8  вл етс  выходом устройства.

Устройство работает следующим образом .

Исходный. N-значный код псевдослучайной последовательности по тактовому сигналу циклически сдвигаетс  в N-разр дном кольцевом регистре 1. Выходы всех разр дов регистра 1 соединены с информационными входами дешифратора 2, которые дешифриру  одно из N возможных состо ний регистра 1, формируют на своем выходе сигнал, измен ющий состо ние триггера 4 режима. При этом разрешающий сигнал с триггера 4 режима приходит на первый или на второй логические элементы И 5,6, пропуска  через логический элемент ИЛИ 8 на выход устройства попеременно пр мую и через инвертор 7 инверсную фазоманипулированную псевдослучайную последовательность с выхода коммутатора фазы 3. Выходы К разр дов кольцевого регистра 1 соединены с информационными входами коммутатора фазы 3, который по управл ющему сигналу с первого выхода триггера 4 режима коммутирует последовательно выходы К разр дов сдвигового кольцевого регистра 1. Таким образом, выходной сигнал состоит из К пар пр мой и инвертированной исходной составл ющих, отличаетс  фазовым сдвигом, имеет период в 2К раз больший, чем период исходной N-значной ПСП, записанной в кольцевом сдвиговом регистре и одинаковое число единиц и нулей.

Claims (2)

1.Авторское свидетельство СССР № 524174, кл. Н 03 К 3/84, 1977.

2.За вка Франции 1# 2504222, кл. Н 03 К,1976.