SU658761A1 - Преобразователь двоичного кода в бипол рный код - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В БИПОЛЯРНЫЙ

КОД

иый вход сумматора 4, где производитс  сложение двоичных символов по модулю два. В случае по влени  в двоичной последовательности (N-fl)-или более нулей подр д на выходе элемента И 2 формврует-с  единица, котора , с одной стороны, через элемент ИЛИ записываетс  в двоичную после/ювательность вместо (N + 1)-го нул , с другоГгстороны , подаетс  на раздельный вход сумматора 4 дл  установа (или подтверждени ) определенного его состо ни , соответствующего результату суммировани , а также после задержки на тактовый интарвал подаетс  на первый блок 5, на стетный вход коммутатора 6, формирующего управл ющее напр жение. Полученна  в результате сложени  по модулю два двоична  последовательность с выхода сумматора 4 подаетс  на вхрды распределител  8, Кроме того, та же последовательность после задержки на тактовый интервал на втором блоке 7 подаетс  на другие входы распределител  8,, коммутируемого попеременно управл ющими напр жени ми с выходов коммутатора б. С помощью распределител  8 в -зависимости от состо ни  коммутатора 6 осуществл етс  формирование двух последовательностей с взаимным чередованием единиц.

Прйменеиие новых функциональнььх узлов и св зей обеспечивает повышение скорости и наде киости работы преобразовател  кодов, а также существенное упрощение его функциональной схемы.

Claims (1)

1. Патент ФРГ № 2430760, кл. Н 03 К 13/24, 973.