SU779967A1 - Цифровые электронные часы - Google Patents

Description

(54) ЦИФРОВЫЕ ЭЛЕКТРОННЫЕ ЧАСЫ

Изобретение относитс  к элекгронной технике, в часгности, к цифровьм электЧ ройным часам, в том числе к наручным часам. Известны цифровые электронные часы , содержащие генератор посто нной частоты, сигнал которого преобразуетс  последовательно соединенными двоичными делител ми-счетчиками в информационные сигналы меньшей частоты (секунд, минут и т.д.), подающиес  в мультиплекс ном режиме на общий дл  всех счетчиков дешифратор, управл ющий цифровым индикатором . Схема таких часов сложна, число элементов и межсоединений быстро возрастает при расширении функциональных возможностей часов 1. Наиболее близким по технической сущности прототипом  вл ютс  цифровые электронные часы, содержащие задак щий генератор, запоминающее устройство и сумматор, входы которых соединены с выходами запоминающего устройства, схему установки запоминающего устройства в ноль, соединенную с выходами схемы детектировани , дешифратор временной информации, блок синхронизации и цифровой индикатор 2. Схема этих часов содержит меньшее количество элементов и межсоединений, однако, число элементов быстро возрастает При расширении функциональных возможностей часов. Крометого, так как цикл сдвига по пегле-регистр-сумматор должен происходить за минимальную единицу времени, то при увеличении объема пам ти (длины регистра) вследствие увеличени  частоты импульсов сдвига растет потребление , что приводит к уменьшению срока службы элементов питани  наручных чйсов. Целью изобретени   вл етс  увеличение надежности и снижени  потреблени  энергии. Цель достигаетс  тем, что в цифровые электронные часы введены: генератор им пульса опроса запоминающего устройства, соединенный с адресными входами эапо минаюшего устройства, RS триггер переноса , буферный регистр, схема записи информации в запоминающее устройство и формирователь сигналов управлени  индикатором, причем запоминающее устройство выполнено в виде регистров, поразр дно св занных общей шиной записи - считывани  с сумматором, схемо детектировани , схемой записи информации в запоминающее устройство, при этом выходы сумматора соединены посредством схемы установки запоминающего устройства с информационными входами буферйого регистра, выходы которогчэ подключены к деш№})ратору и к схеме записи информации в запоминающее устройство, входы установки RS -триггера переноса св заны с выходом схемы детектировани  и с выходом задающего гейёратора , а выходы RS -триггера перенос подключен к входу схемы детектировани  и к второму входу сумматора, второй выход задающего генератора подключен к входу генератора импульсов опроса и блоку синхронизации, Ьыходы которого подключены к соответствующим входам схемы детектировани , RS -триггера переноса, буферного регистра, формировател  сигналов уп{5авлени , через который индикаторы подключены к дещифратору , кроме того выход буферного регистра соединен с входом дешифратора. На фиг. I изображена структурна  схема предлагаемых электронных часов; на фиг. 2 - один из вариантов функциональной схемы щестиразр дного операционного устройства цифровых электронных часов, осуществл ющих счет и инди . кацию секуйд, минут, часов, схема кото рых вьшолнена на К/МДП транзисторах; на фиг; 3 - пример временной работы электронных часов, показанных ,фиг,2. На фиг. 2 приведен только младший разр доперационного устройства. Схема и подключение п т  старщих разр дов операционного устройства идентичны схе ме и подключению младшего разр да. Часы содержат регистровое запоминающее устройство (ЗУ) I, количество . регистров в крторомf равно количеству чисел, пре(цртавл$пощих временную информацию, схему детектировани  содержимого ЗУ на соответствие предоп деленным числам 2, сумматор 3, схему установки, регистров ЗУ в начальное сос то ние 4, буфернь Й регистр 5, схему за писи информации в ЗУ 6, RS -триггер переноса 7, задающий генератор Шч-шуль- сов минимальной единицы времени 8, генератор импульсов опроса регистров ЗУ 9, блок синхронизации 10, дешифратор II временной информации, хран щейс  в ЗУ формирователь с1П налов управлени  индикатором 12 и цифровой индикатор 13. Регистры ЗУ поразр дно св заны двунаправленной шиной записи считывани  А, к одноименным разр дам которой подключены также входы разр дов схемы детектировани  и сумматора и одноименные разр ды схемы записи. Выходы каждого разр да- сумматора соединены посредством схемы установки регистров ЗУ с информационными входами соответствующих разр дов буферного регистра, а выходы каждого разр да буферного регистра соединены со входами дешифратора, ВыхЬды дешифратора подключены к цифровому индикатору через формирователь сигналов управлени  индикатором. Выход RS -триггера подан на вход переноса младшего разр да сумматора и на вход схемы детектировани , выход которой соединен с одним из входов установки RS -триггера и со входбм схемы установки регистров ЗУ. Второй вход установки RS -триггера подключен к выходу сигнала минимальной единицы времени генератора 8; Генератор 8, как правило, включает. высокочастотный Кварцевый генератор и делитель частоты. Выходные сигналы каскадов делени  частоты обычно используютс  дл  формировани последовательностей тактовых сигналов . Выходы генератора 8, соединенные с входами генератора Q и блочка синхронизации , представл ют собой i выходы каскадов делени  частоты. Выходы генератора 9 подключены к адресным входам регистров ЗУ, а выходные сигналы блока синхронизации поданы на тактобые входы схемы детектировани , RS -триггера переноса, буферного регистра, схемы записи и формировател  сигналов управлени  индикатором. Более подробно устройство предлагаемых часов иллюстрируетс  с помощью варианта схемы часов, предет/эвленного на фиг. 2.. Разр ды регистров ЗУ I представл ют собой шеститранзисторные  чейки пам ти 14, включак цие и -канальные транзисторы выборки 15 и бистабильную  чейку из замкнутых в кольцо инверторов 16. Затворы транзисторов выборки всех шести разр дов каждого регистра объединены и образуют адресные входы регистров секунд, минут и часов, соединенные соответственно с Бы-, ходами Ф , Фд и Фз, генератора импульсов опроса регистров 9. Стоки транзисторов выборки одноименных раз р дов регистров ЗУ подключены к соответствующим разр дам парафазной ишны : записи-считывани  А. На фиг. 2 показано подключение младших разр дов регистров ЗУ к младшему разр ду шины записи-считывани :к пр мой А и инвер ной А цеп м шины, Разр д сумматора 3 содержит двухплечевой ключ 17: инвертор 18 и вентиль 2И-НЕ-19. Вход инвертора 18, со диненный с управл ющим входом С ключа 19,  вл етс  входом переноса разр да сумматора. Вход переноса Р младшего разр да сумматора подключен к вы ходу ftS -триггера 7, как показано на фиг. 2. Входы переноса остальных раз . р дов сумматора соединены с выходами вентилей 18 соответствующих предшествующих разр дов сумматора. Старший, шестой разр д сумматора, н содержит формировател  сигнала- перенос вентил  2И-НЕ 18. Выход ключа 17,  в л ющийс  выходом разр да сумматора, подключен к выходу вентил  2 ИЛИ-НЕ соответствуютэго разр да схемы установки 4. Выходы разр дов схемы 4 соединены с информационными выходами однотактовы Д-триггеров 2О буферного регистра 5. Выходы триггеров 20 соедине ны со входами вентилей 2 И-НЕ 21 и 22 схемы записи 6, котора  также содер жит П -канальные транзисторы 27, 28 и |э -канальные транзисторы 23-26,29, ЗО. RS - триггер переноса 7 состоит из вентил  2 И-НЕ 31 и вентил  2 ИЛИ-2И-НЕ 32. , Цифровые электронные часы работают следующим образом. При включении питани  блоки 8,9tlO (фиг.2) начинают гене рацию последовательностей импульсов, форма и обозначение которых-приведены на фиг. 3. В течение одной секунды выходы сигналов опроса Ф , Ф , ф„ генератора 9 последовательно переход т в состо ние логического нул  (положительный уровень пктаци  Е на фиг. З), в результате чего транзисторы выборке 15 регистров секунд, минут и часов поочередно переход т в провод щее состо ниег подключа  выходы инверторов 16 этих регистров « шине записи-ч:читыванн  А. Перед переходом в нулевое соСг то ние выходов генератора 9 единична  фаза (отрицательный, уровень питани -Е на фиг. З) строба считывани  ЗУ Ч , поступающего с блока синхронизации на затворы транзисторов 29,30 схемы записи переводит эти транзисторы в провод щее состо ние, устанавлива  на пр мых и инверсных цеп х А потенциал +Е,, что необходимо дл  предотвраще1с1  паразитного переключени   чеек ЗУ в момент подключени  инверторов 16 к шине А. В течение нулевой фазы строба записи , поступающего с блока синхронизации на вентили 2И-НЕ 21,22 схемы записи, выходы этих вентилей наход тс  в состо нии логической единицы. При этом -. -канальные транзисторы 27, 28 заперты, а. р-канальные транзисторы 25,26 наход тс  в провод щем состо нии. Логическа  единица, по вл юща с  в пр мой либо в инверсной цепи каждого разр да шины А в результате подключени  к ней инверторов 16, отпирает транзистор 23 либо 24 соответственно, сохран   логический нуль в инверсной либо в пр мой цепи каждого разр да шины . Таким образом, в течение нулевой фазы строба записи , совпадающей с нулевой фазой сигналов опроса регистров ЗУ. состо ние шиньг А идентично сососто нию опрашиваемого регистра ЗУ, т.е. происходит считывание содержимого регистра ЗУ на шину А... .При единичном уровне строба записи Ч на выходе ве нтил  21 (если в триггер 20 буферного регистра 5 записан нуль) либо на выходе, вентил  22 (если в триггер 2О записана единица) устанавливаетс  уровень логического нул , отпирающий соответственно один из мощных г -канальных транзисторов 27 или 28. В результате отпирани  транзистора 27 уровень логической единицы устанавливаетс  в инверсной цепи шины А и переводит  чейку ЗУ в нулевое состо ние, а в результате отпирани  транзистора 28 логическа  единица в пр мой цепи шины А устанавливает  чейку ЗУ в единичное состо ние . Таким образом,  чейка ЗУ при единичном уровне строба записи устанавливаетс  в состо н е триггера 20 буферного регистра, т.е. содержимое буферного регистра записываетс  в опрашиваемый в данный момент регистр ЗУ. Одновременно состо ние буферного регистра, а значит очередное состо ние регистра ЗУ, поступает на дешифратор II и отображаетс  цифровым индикатором 13. В бу ферный регистр при единичной фазе стро;ба If. записываютс  выходные сигналы схемы установки 4 (Представл ющие собой пибо инверсию выходных сигналов сумматора 3 (если на схему уста1 овкн с выхода схемы детектировани  2 поступает логический нуль), либо логические нули (если с выхода схемы детектирова ни  поступает логическа  единица), При считывании на шину А одного из регистров ЗУ на выходах сумматора, i -тый разр д которого выполн ет логическую функцию вида S - Р. А + Р. (i -1,2,3,4,5,6), формируетс  сигнал, представл5пощий собой либо инверсию чис ла на единицу большего, чем nocTymmiiie на шину-А (если на вход переноса Р младшего разр да сумматора приходит логический нуль с выхода RS -триггера переноса 7), либо инверсию числа, посту пившаго на йшну А (если на входе р. логическа  единица). Татшм образом, при очередном опросе регистра ЗУ его содержимое либо увеличиваетс  на единицу если на выходе триггера переноса и на выходе схемы детектировани  логические нули, либо становитс  равным нулю, если на выходе схемы, детектировани  ло . гическа  единица, либо не измен етс , если ка выходе триггера переноса логическа  единица. На выходе схемы детектировани  по вл етс  логическа  единица, если состо ние шины А при единичной фазе строба Ф соответствует числу 59 или при нулевой фазе строба Ф соответствует числу 23, а на выходе триггера переноса логический нуль, т.е. единица на выходе схемы детектировани  формируетс  при опросе регистров секунд и минут в случае по влени  на выходе сумматора инверсии числа .60 и при опросе регистр часов в случае по влени  на выходе сум матора инверсии числа 24. Счет времени осуществл етс  следую щим образом. Логический нуль ни вызсоде генератор секундных импульсов устанавливает в состо ние логического нул  вызсод ttS триггера переноса. Если содержимое регистра секунд меньше 59, то при нулевой фазе сигнала опроса Ф на выходе схемы детектировани  логический нуль и содержимое регистра секунд увеличиваетс  на единицу, а при нулевой фазе строба 4j , устанавливаетс  в единицу, выход Й5-триггера переноса, и содержимое регистров минут часов остаетс  неизменным . Если содержимое регистра секунд равно 59, то при считывании регистра секунд на выходе схемы детектировани  логическа  единица, и в регистр секунд записываетс  нуль, а на выход е-триггера переноса сохран етс  нулевой уровень , что при нулевой фазе сигнала Ф„ вызывает изменение состо ни  регистра минут. Если приэтом содержимое регистра минут меньше 59, то при нулевой . фазе сигнала опроса Ф на выходе схемы детектировани  логический нуль и содержимое регистра минут увеличиваетс  на единицу, а при нулевой фазе строба Ф, устанавливаетс  в единицу Выхода триггера переноса, и содержимое регистра .остаетс  неизменным. Если содержимое регистра минут равно 59, то при считывании регистра минут на выходе схемы, детектировани  логическа  единица, и в регистре минут записываетс  нуль, а на выходе триггера переноса сохран етс  нулевой уровень, что при нулевой фазе сигнала Ф, вызывает изменение состо ни  регистра часов. Фор м-у ла изобретени  Цифровые электронные часы, соде ржащие задакиций генератор, запоминающее устройство, схему детектировани  и сумматор , входы которых соединены с выходами запоминающего устройства, схему установки запоминающего устройства в ноль, соединенную с выходом схемы детектировани , дешифратор временной информации, блок синхронизации и цифровой индик;атор, отличающиес , тем, что, с целью увеличени  надежности и снижени  потреблени  энергии, в них введены генератор импульсов опроса запоминающего устройства, соединённый с адресными входами запоминающего устройства , Я5 -триггер переноса, буферный регистр, схема записи информации в запоминающее устройство и формирователь сигналов управлени  индикатором, причем запоминающее устройство вьгаолнено в виде регистров, поразр дно св занных общей шиной записи - считывани  с сумматором , схемой детектировани , схемой записи информации в запоминающее устройство , при этом выходы сумматора соединены посредством схемы установки запоминающего устройства в ноль с информационными входами буферного регист . ра, выходы которого подключены к дещнф ратору и к схеме записи информации в запоминающее устройство, входы установ- ки R S -триггера переноса св заны с .выходом схемы nereKtHpoBaHHH и с выходом задающего генератора, а выход R6 -триггера переноса подключен к входу схемы детектировани  и к второму входу сумматора, второй выход задающего генератора подключен к входу генератора импульсов опроса и к блоку синхронизации выходы которого подключены к соответствующим входам синхрониза- ции схемы детектировани , RS-триггера переноса, буферного регистра, формировател  сигналов управлени , чв рез который индикаторы подключены к дешифратору, кроме того выход буферного регистра соединен с входом дешифратора .

Источники информации, прин тые во внимание при экспертизе

1.Патент Франции № 2236220, кл Q04 С 17/ОО, опублих. 1975.

2.Патент США N 3788058, . кл. О. 04 С З/ОО, 1974 (прототип).

779967

Claims (1)

1. Фор му ла изобретения

   Цифровые электронные часы, содержащие задающий генератор, запоминающее устройство, схему детектирования и сумматор, входы которых соединены с выходами запоминающего устройства, схему установки запоминающего устройства в ноль, соединенную с выходом схемы детектирования, дешифратор временной информации, блок синхронизации и цифровой индикйтор, отличающиеся, тем, что, с целью увеличения надежности и снижения потребления энергии, в них введены генератор импульсов опроса запоминающего устройства, соединённый с адресными входами запоминающего устройства, RS -триггер переноса, буферный регистр, схема записи информации в запоминающее устройство й формирователь сигналов управления индикатором, причем запоминающее устройство выполнено в виде регистров, поразрядно связанных общей шиной записи - считывания с сумматором, схемой детектирования, схемой записи информации в запоминающее устройство, при этом выходы сумматора соединены посредством схемы установки запоминающего устройства в ноль с информационными входами буферного регист. ра, выходы которого подключены к дешиф-v ратору и к схеме записи информации в запоминающее устройство, входы установки R S -триггера переноса связаны с вы ходом схемы детектирования и с выходом задающего генератора, а выход RS -триггера переноса подключен к входу схемы детектирования и к второму входу сумматора, второй выход задающего генератора подключен к входу генератора импульсов опроса и к блоку синхронизации выходы которого подключены к соответствующим входам синхронизации схемы детектирования, RS—триггера переноса, буферного регистра, формирователя сигналов управления, через который индикаторы подключены к дешифратору, кроме того выход буферного регистра соединен с входом дешиф₅ ратора.