SU769744A1

SU769744A1 - Functional counter

Info

Publication number: SU769744A1
Application number: SU782661891A
Authority: SU
Inventors: Александр Григорьевич Горбков
Original assignee: Куйбышевский политехнический институт им. В.В.Куйбышева
Priority date: 1978-09-12
Filing date: 1978-09-12
Publication date: 1980-10-07

Description

Изобретение относитс к цифровой вычислительной технике и может быть использовано в устройствах обработки дискретной информации дл сопр жени частотных датчиков с микро-ЭВМ.The invention relates to digital computing and can be used in discrete information processing devices for interfacing frequency sensors with microcomputers.

Известен функциональный счетчик, содержащий основной и дополнительный счетчики 1.Known functional counter containing the main and additional counters 1.

Недостатком известного устройства вл етс то, что в нем невозможно представить сосчитанные импульсы в нормализованном виде.A disadvantage of the known device is that it is impossible to represent the counted pulses in a normalized form.

Известен функциональный счетчик, содержащий входную шину, шину сброса, щину управлени , основной -разр дный двоичный счетчик, дополнительный счетчик, два элемента И, элемент ИЛИ, группу из п элементов И и триггер, пр мой выход которого соединен с первым входом первого элемента И, второй вход которого соединен с шиной управлени , выход первого элемента И соединен со входом элемента ИЛИ, инверсный выход триггера соединен с первым входом второго элемента И, шина сброса соединена со входом установки в ноль триггера, со входами сброса основного п-разр дного двоичного и дополнительного счетчиков 2.A functional counter is known, which contains an input bus, a reset bus, a control bus, a main-bit binary counter, an additional counter, two AND elements, an OR element, a group of n And elements, and a trigger, the direct output of which is connected to the first input of the first AND element. the second input of which is connected to the control bus, the output of the first element I is connected to the input of the element OR, the inverse output of the trigger is connected to the first input of the second element I, the reset bus is connected to the input of the setting to zero of the trigger th n-bit binary counter and additional 2.

Известное устройство служит дл определени количества поступивших импульсовThe known device serves to determine the number of incoming pulses.

и одновременно дл установлени числа в счетчике в определенном пор дке.and simultaneously to set the number in the counter in a specific order.

Недостатком его вл етс невозможность предоставлени числа импульсов в норма5 лизованном виде, поэтому различные отсчеты при ограниченном количестве используемых выходных разр дов имеют различную точность представлени . Целью изобретени вл етс представление числа имп льсов в нормализованном виде.Its disadvantage is that it is impossible to provide the number of pulses in the normalized form, therefore, different samples with a limited number of output bits used have different presentation accuracy. The aim of the invention is to represent the number of impulses in a normalized form.

Дл этого в функциональный счетчик, содержащий входную шину, шину сброса, первую шину управлени , основной -раз15 р дный двоичный счетчик, дополнительный счетчик, два элемента И, первый элемент ИЛИ, первую группу из п элементов И и триггер, пр мой выход которого соединен с первым входом первого элемента И, второйTo do this, a functional counter containing an input bus, a reset bus, the first control bus, a basic 15-bit binary counter, an additional counter, two AND elements, the first OR element, the first group of n And elements, and a trigger whose direct output is connected with the first input of the first element And the second

20 вход которого соединен с первой шиной управлени , выход первого элемента И соединен с первым входом первого элемента ИЛИ, инверсный выход триггера соединен с первым входом второго элемента И, шина20 whose input is connected to the first control bus, the output of the first element AND is connected to the first input of the first element OR, the inverse output of the trigger is connected to the first input of the second element And, the bus

25 сброса соединена с первым в.ходом установки в ноль триггера, со в.ходами сброса основного «-разр дного двоичного и дополнительного счетчиков, введены втора и треть шины управлени , /г-разр дный ре30 гистр сдвига, второй элемент ИЛИ и вто325 of the reset is connected with the first input of the installation to the zero of the trigger, with the input of the reset of the main "-discharge binary and additional counters, the second and the third control bus, the i-bit shift register 30, the second element OR and the second are entered

ра группа из п-1 элементов И, первые входы которых соединепы со входной шиной и со счетным входом /г-разр дного основного двоичного счетчика, ир мые выходы разр дов которого, за исключением первого, соединены соответственно со вторыми входами л-1 элементов И второй груины, третьи входы которых соединены соответственно с пр мыми выходами разр дов , за исключением нервого, л-разр дного регистра сдвига, выходы п-1 элементов И второй группы соединены со входами второго элемента ИЛИ, выход которого соединен со вторыми входами первого элемента ИЛИ и второго элемента И, выходы которых соединены соответственно со входами л-разр дного регистра сдвига и дополнительного счетчика, выход первого из которых соединен со вторым входом установки в ноль триггера, вход установки в единицу которого соединен со второй шиной унравлени , треть шина управлени соединена с первыми входами л элементов И первой группы , вторые входы которых соединены с выходами разр дов основного двоичного счетчика , а выходы п элементов И первой группы соединены с соответствуюш,ими входами установки л-разр дного регистра сдвига, вход сброса которого соединен с шииой сброса.Pa is a group of n-1 elements And, the first inputs of which are connected to the input bus and with a counting input / g-bit main binary counter, the irregular outputs of which bits, with the exception of the first, are connected respectively to the second inputs of l-1 elements And the second weights, the third inputs of which are connected respectively to the direct outputs of the bits, with the exception of the nerve, l-bit shift register, the outputs of n-1 elements And the second group are connected to the inputs of the second element OR, the output of which is connected to the second inputs of the first element OR and the second element AND, the outputs of which are connected respectively to the inputs of the l-bit shift register and the additional counter, the output of the first of which is connected to the second input of the trigger setting to zero, the installation input of the unit of which is connected to the second control bus, the third control bus is connected with the first inputs of the elements of the AND group of the first group, the second inputs of which are connected to the outputs of the bits of the main binary counter, and the outputs of the elements of the AND group of the first group are connected to the corresponding inputs and the inputs of the installation of the I-bit A single shift register whose reset input is connected to a wide reset.

На чертеже представлена структурна схема функционального счетчика.The drawing shows a structural diagram of a functional counter.

Он содержит первую группу из л элемеитов И 1-1 - 1-л, основной л-разр дный двоичный счетчик 2, вторую группу из л-1 элементов И 3-1-3-(л-1), элемент ИЛИ 4, элемент И 5, элемент ИЛИ 6, л-разр дный регистр сдвига 7, триггер 8, элемент И 9, дополнительный счетчик 10, входную шину 11, шины управлени 12, 13, 14, шину сброса 15.It contains the first group of l i-elements 1-1 - 1-l, the main l-bit binary counter 2, the second group of l-1 elements AND 3-1-3- (l-1), element OR 4, element And 5, the element OR 6, the l-bit shift register 7, the trigger 8, the element AND 9, the additional counter 10, the input bus 11, the control bus 12, 13, 14, the reset bus 15.

Входна шина 11 соединена со счетным входом основного счетчика 2 и с первыми входами п-1 группы элементов 3-1 - 3-(л-1), вторые и третьи входы которых соответственно соединены с пр мыми выходами разр дов, за исключением первых, основного счетчика 2 и регистра сдвига 7, выходы группы элементов И 3-1-3-(л-1) соединены со входами элемента ИЛИ 4, выход которого соединен с первыми входами элемента И 9 и элемента ИЛИ 6, вторые входы которых соединены соответственно с инверсным выходом триггера 8 и выходом элемента И 5, первый и второй входы которого соединены соответственно с пр мым выходом триггера Вис шиной управлени 13, выходы элементов ИЛИ 6 и И 9 соединены соответственно со входами регистра сдвига 7 и дополнительного счетчика 10, вход сброса которого соединен с шиной сброса 15, со входом сброса регистра сдвига 7, со входом сброса основного счетчика 2 и с первым входом установки нул триггепа 8, второй вход установки нул и входThe input bus 11 is connected to the counting input of the main counter 2 and with the first inputs n-1 of the group of elements 3-1 - 3- (l-1), the second and third inputs of which are respectively connected to the direct outputs of the bits, except for the first, main counter 2 and shift register 7, the outputs of the group of elements AND 3-1-3- (l-1) are connected to the inputs of the element OR 4, the output of which is connected to the first inputs of the element AND 9 and the element OR 6, the second inputs of which are connected respectively to the inverse the output of the trigger 8 and the output element And 5, the first and second inputs of which are connected to Respectively with the direct output of the trigger control bus 13, the outputs of the elements OR 6 and 9 are connected respectively to the inputs of the shift register 7 and the additional counter 10, the reset input of which is connected to the reset bus 15, with the reset input of the shift register 7, with the reset input of the main counter 2 and with the first input of the zero setting of the trigger 8, the second input of the zero setting and the input

установки единицы которого соединены соответственно с выходом регистра сдвига 7 и шиной управлепи 14, шина управлени 12 соединена с первыми входами л элементов И 1-1 - 1-л первой группы, вторые входы которых соединены с соответствующими выходами основного счетчика 2, выходы элементов И 1-1 - 1-л соединены с соответствующими входами установки разр довThe unit settings of which are connected respectively to the output of the shift register 7 and the control bus 14, the control bus 12 is connected to the first inputs of the AND 1-1 elements - 1-l of the first group, the second inputs of which are connected to the corresponding outputs of the main counter 2, the outputs of the AND 1 elements -1 - 1-l connected to the corresponding inputs of the bits

регистра сдвига 7.shift register 7.

В начале цикла работы имнульс ио шине 15 переводит триггер 8 в исходное положение , которое характеризуетс подачей разрешающего потенциала на элемент И 9 иAt the beginning of the cycle of operation, the impulse on the bus 15 transfers the trigger 8 to the initial position, which is characterized by the supply of the resolving potential to the element 9 and

запрещающего на элемент И 5, сбрасывает основной 2 и дополнительный 10 счетчики в нуль, обнул ет регистр сдвига 7 и заносит единицу во второй разр д регистра сдвига . При приходе второго импульса по входной шине 11 на основной счетчик 2 по переднему фронту импульса измен етс состо ние триггера второго разр да основного счетчика 2, и импульс проходит через первый трехвходовый элемент И 3-1. Этот импульс через элементы ИЛИ 4 и 6 поступает на вход регистра сдвига 7, а через элемент И 9 - на дополнительный счетчик 10. Положение единицы в сдвигающем регистре 7 мен етс . Тенерь единичный потенциал соthe prohibiting element 5 And, resets the main 2 and additional 10 counters to zero, zeroes the shift register 7 and enters the unit into the second shift register bit. When the second pulse arrives at the input bus 11 to the main counter 2, the trigger state of the second discharge of the main counter 2 changes on the leading edge of the pulse, and the pulse passes through the first three-input element And 3-1. This pulse through the elements OR 4 and 6 is fed to the input of the shift register 7, and through the element AND 9 to the additional counter 10. The position of the unit in the shift register 7 changes. Tener single potential with

сдвигающего регистра 7 подаетс на второй трехвходовый элемент И 3-2. Через вто рой трехвходовый элемент И 3-2 пройдет уже четвертый импульс, через третий - восьмой , через четвертый - щестнадцатый импульс .shift register 7 is fed to the second three-input element And 3-2. The fourth impulse will pass through the second three-input element I 3-2, the eighth impulse through the third, the sixteenth impulse through the fourth.

Таким образом, сдвигающий регистр 7 и трехвходовые элементы И 3-1-3-(л-1) будут выдел ть состо ни основного счетчика 2 соответствующие количествам импульсов 2, 2, 2, 2 и так далее. Импульсы, соответствующие этим состо ни м, считаютс дополнительным счетчиком 10. Число импульсов , сосчитаиных дополнительным счетчиком 10, соответствует характеристикчисла общего количества импульсов.Thus, the shift register 7 and the three-input elements AND 3-1-3- (l-1) will distinguish the states of the main counter 2 corresponding to the number of pulses 2, 2, 2, 2 and so on. The pulses corresponding to these conditions are considered as an additional counter 10. The number of pulses counted by an additional counter 10 corresponds to the characteristics of the total number of pulses.

Положение единицы в сдвигающем регистре 7 характеризует положение зап той дл числа, расположенного в основном счетчике 2.The position of the unit in the shift register 7 characterizes the position of a comma for a number located in the main counter 2.

Таким образом, после цикла измерени имеем в основном счетчике 2 мантиссу числа пришедших импульсов, в сдвигающем регистре 7 положение зап той, в дополнительном счетчике 10 характеристику числаThus, after the measurement cycle, we have in the main counter 2 the mantissa of the number of incoming pulses, in the shift register 7, the position of the comma, in the additional counter 10 the characteristic of the number

пришедших импульсов.impulses come.

Циклу съема информации предшествует преобразование мантиссы к виду, удобному дл ее передачи. Содержимое основного счетчика 2 через элементы И 1-1 - 1-л поThe data acquisition cycle is preceded by the transformation of the mantissa to a form convenient for its transmission. The contents of the main counter 2 through the elements And 1-1 - 1-l by

Claims

the arrival of the control signal on bus 12 is rewritten into the corresponding bits of the shift register 7, while the nerve unit on the shift register 7 corresponds to a comma. An impulse along the tongue 14 transfers the trigger 8 to a new position and the resolving potential is fed to the element 5 and the inhibiting potential to the element 9. Pulses arriving via bus 13 or input pulses are fed to the input of the shift register 7. The first unit, which is outputted at the output of the shift register 7, returns the trigger 8 to its initial state, and the And 5 element stops passing pulses coming through the bus 13. Promotion the numbers along shift register 7 terminate, and the mantissa of the number of pulses takes its allotted position. The mantissa from shift register 7 and the characteristic from additional counter 10 are then transmitted for further use. The use of the proposed device makes it possible to represent the number of incoming pulses in a normalized form, which guarantees the maximum relative error in the representation of a number with a limited number of output tires. The device also allows the meter to be matched with a large number of bits to the microcomputer input, having an input register not exceeding sixteen binary bits. Claims of Invention A functional counter comprising an input bus, a reset bus, a first control bus, a main " digital binary counter, an additional counter, two AND elements, the first OR element, the first group of n And elements, and a trigger whose direct output is connected to the first input of the first element And, the second input of which is connected to the first control bus, the output of the first element AND is connected to the first input of the first element OR, the inverse output of the trigger is connected to the first input of the second element And, the reset bus is connected to the first the trigger input to the zero, with the reset inputs of the main / g-bit binary and additional counters, characterized in that, in order to represent the number of impulses in a normalized form, the second and third control regions, the n-bit shift register, are entered into it , the second element OR and the second group of n-1 elements AND, the first inputs of which are connected to the input bus and with the counting input of the n-bit main binary counter, whose direct outputs of the bits, with the exception of the first, are connected respectively to the second inputs and n-1 elements AND of the second group, the third inputs of which are connected respectively to the direct outputs of the bits, except for the first, “-discharge shift register, the outputs of n-1 elements AND of the second group are connected to the inputs of the second OR element, the output of which is connected with the second inputs of the first element OR and the second element AND, the outputs of which are connected respectively to the inputs of the l-bit shift register and the additional counter, the output of the first of which is connected to the second input of the setting to zero of the trigger, the input of the unit to the third one is connected to the first inputs of the first elements of the first group, the second inputs of which are connected to the outputs of the bits of the main binary counter, and the outputs of the first elements of the first group are connected to the corresponding inputs of the whose reset input is connected to the reset bus. Sources of information taken into account in the examination 1. USSR author's certificate number 403070, cl. P OZK 23/00, 1974.

2. USSR author's certificate number 464973, cl. H OZK 23/02, 1975 (prototype).