SU752501A1 - Устройство дл коррекции информации в блоке посто нной пам ти - Google Patents

Description

1

Изобретение относитс  к области запоминающих устройств и может быть ио пользовано в автоматике и вычислительг-. ной технике.

Известны устройства дл  корреюаии информации в блоке посто нной пам ти

И и и.

в одном из известных устройств примен ютс  методы аппаратурной и временной избыточности Щ.

Недостатком этого устройства  вл етс  то, что примене1 не методов аппаратурной и временной избыточности не обеспечивает коррекцию информации по любому адресу с полной заменой содержани  всего информационного слова в посто нном запоминающем устройстве в реальном масштабе Временн.

Из известных устройств наиболее близким техническим решением к изобретению  вл етс  устройство, содержащее первый блок пам ти, логический блок, первую и вторую группы элементов И, управл ющую и информаиионнные шины,

группы адресных шин, шины ввода, причем выходы логического блока подключены к одним из входов элементов И, другие входы элементов И первой и второй групп соединены соответствоано с информационными шинами и выходами первого блока пам ти, а выходы - соответственно со входами элементов ИЛИ, выходы которых подключены к вькодам устройства, первый вход первого блока

10 пам ти подключен к управл ющей шине

И.

Недостатком этого устройства  вл етс  необходимость применени  корректирующего оперативного запоминающето

Claims (2)

15 устройства, равного посто нному запомни нающему устройству по емкости и быстродействию дл  того, чтобы обеспечить возможность коррекции информации по любому адресу посто нного запоминающе20 го устройства, а также возможность рабо. ты в реальном масштабе времени. Применение оперативного запоминающего устройства TaKOTo же большого объема и быстродейсугви , как современные посто нные запоминающие -устройства,  вл етс  т®сничес1Ш сложным и дорогосто щим. Цель изобретени  - упрощение устройства дл  коррекции информашга в блоке посто 1шой пам ти при обеспечешо коррегцш слов по любому адресу посто нного запоминающего устройства при работе Б реальном масштабе времени. Поставленна  цель достигаетс  тем, что устройство содержит второй блок пам ти, коммутатор и дополнительный элемент ИЛИ, причем входы второго бло ка пам ти подключены соответственно к адресным шинам первой группы, управл ющей шине и шинам ввода, входы коммутатора соединены сооа ветственно с выходами второго блока пам ти и адресными шинами второй группы, выходы коммутатора подключены ко входам дополнительного элемента ИЛИ, выход которого соединен со входом логическЪго блока и вторым входом первого блока пам ти, третий вход которого подключен к адресным шинам третьей группы. На фиг. 1 изобра чена функциональна  блок-схема описываемого устройства; на фйг. 2 - блок-схема коммутатора. Устройство содерлогт Сфиг„ 1) первый блок 1 пам ти, логический блок 2, второй блок 3 пам ти, первую 4 и вторую 5 группы элементов И. Корректируемый блок 6 посто нной пам ти подключен к aapecHbSM; информагх онным и управл ющ шннам устройства, содержащего также в .оммутатор 7, дополнЕтельный элемент ИЛИ и элементы 9 ИЛИ. Входы второго блока 3 пам ти подключены со1зтветственно к адресным шинам первой группы, управл ющей шине и шинам 10 ввода, служащим дл  ввода адресов. Входы коммутатора 7 соединен соответственно с выходами второго блока 3 пам т  и адресными шинами второ группы, а выходы коммутатора 7 подключены ко входам дополнительного эле мента 8 ИЛИ и вторым входам первого блока 1 пам ти, первый вход которого подключен к управл ющей шине, третий вход - к адресным шинам третьей групп и четвертый вход - к шинам 11 ввода, служащим дл  подачи информации. Выхо дополнительного элемента 8 ИЛИ соединен со ВХОДОМ логического блока 2, вы ходы которого подключены к одним из входов элементов И первой 4 и второй групп, другие входы которых соединены соответственно с информагшонными шинами и выходами первого блока 1 пам ти , а выходы - соответственно со входами элементов 9 ИЛИ, выходы которых подключены к выходам устройства. Комму;гатор 7 содержит (фиг. 2) дешифратор 12 и элементы 13 И-ИЛИ-НЕ. Здесь изображен также выходной регистр 14 блока 3 пам ти, Вход дешифратора 12  вл етс  входом коммутатора 7 и подключен к адресным шинам второй группы., а выходы дешифр тора соединены соответственно с одними из входов каждого элемента 13 И-ИЛИ-НЕ, к другим Входам которых подключены выходы выходного регистра 14 блока 3 пам ти. Устройство работает следующим образом . Работа устройства рассматриваетс  на примере коррекции информации блока посто нной пам ти объемом 2 тридцатишестиразр дных слов при необходимости корректировать до 256 массивов, состо щих каждый из восьми слов, при этом блоки 1 и 3 пам ти (фиг. 1) устройства , должны иметь объем 2 тридцатишестиразр дных слов. Во втором блоке 3 пам ти записываютс  адреса корректируемых массивов, причем каждое слово содержит четыре восьмиразр дных адреса (каждому адресу массива соответствует определенна  часть слова), В первом блоке 1 пам ти записываетс  информаци , содержаща с  в массивах , состо щих из восьми слов, причем внутри массива слова, не подлежащие коррекции , повтор ютс  без изменени , а в словах, подлежащих коррекции, записываетс  соответствующа  корректирующа  информаци . На адресные и управл ющую шины уст; .ройства и одновременно на корректируемый блок 6 посто нной пам ти подаютс  код адреса и сигнал обращени . При этом параллельно поступают на первый блок 1 пам ти младшие разр ды адреса (1р, 2р, Зр), на коммутатор 7 - следующие два разр да (4р, 5р) адреса и на второй блок 3 пам ти - остальные старшие разр ды (бр, ...... 1бр) адреса. Во втором блоке 3 пам ти в соответствии со значени ми старших разр дов адреса выбираетс  ело во, при этом коммутатор 7 в соответствии со значени ми четвертого и .п того разр дов адреса выбирает соответствующую часть этого слова, таким образом определ етс  адрес корректируемого массива в в блоке 1 пам ти. Соответствующее слово в этом массиве определ етс  трем  мпа шими разр дами адреса, поступающими н блок 1 пам ти по адресным шинам. Если значение адреса в соответствую щей части слова блока 3 пам ти равно нулю, то с логического блока 2 на элементы И второй группы 5 поступает Запрет , а на элементы И первой группы 4 - разрешение выдать через элементы 9 ИЛИ на выход устройства информацию/ поступающую с блока 6 пам ти по  нфв маюионным шинам устройства. Если в блоке 3 пам ти в соответствую щей части слова записан не нулевой адрес , то с логического блока 2 на элементы И первой группы 4 поступает Запрет , а на элементы И второй группы 5 поступает разрешение выдать с выхода блока 1 пам ти корректирующую информацию на выход устройства. Технико-экономическое преимущество описываемого устройства заключаетс  в том, что значительно уменьшен объем бло ков пам ти, вход щих в него, по сравнению с известным. Так, прототип содержит оперативное запоминающее устройство объемом 64К 36-разр дных слов, а описываемое устройство содержит два оперативных запоминающих устройства объемом 2К 36разр дных слов каждое. За счет значительно упрощаетс  устройство дл  коррекции информации в блоке посто нной пам ти и снижаетс  его стоимость. Формула изобретени  Устройство дл  коррекции информации в блоке ПОСТОЯ1ШОЙ пам ти , содержащее О16 первый блок пам ти, логический блок, первую и вторую группы элементов И, управл ющую и информационные шины, группы адресных шин, шины ввода, приче г выходы логического блсжа подключены к одним из входов элементов И, другие входы элементов И, первой и второй групп соединены соответственно с информационными шинами и выходами первогг блока пам ти, а выходы - соответственно со входами элементов ИЛИ, вькоды которых подключшы к выходам устройства, первый вход первого блока пам ти подключен к управл ющей шине, отличающеес  тем, что, с целые упрощени  устройства, оно содержит второй блок пам ти, коммутатор н йопогаштельный элемент ИЛИ, причем входы второго блока пам ти подключены соответственно к адресным шинам первой группы, упра&л ющей шине и шинам ввода вхоцы коммутатора соединены соответственно с выходами второго блока пам ти к адресными шинами второй группы, выходы коммута.тора подключены ко входам дополнительного элемента ИЛИ, выход которого сое-. динен со входом логического блока а вторым входом первого блока пам ти, третий ход которого подключен к адресным шиам третьей группы. Источники информации, прин тые во внимание при экспертизе 1. Автоматика и телемеханика. ып. 7, 1974, с. 155-169.

2.Патент США № 3659275, кл.340172 .5, опублик. 197О (прототип).

752501

Paafuf Httjf cemic& Зуо.&ресоё / (былв)

-Яиг. 5