SU750493A1 - Цифровой функциональный преобразователь - Google Patents
Цифровой функциональный преобразователь Download PDFInfo
- Publication number
- SU750493A1 SU750493A1 SU772546200A SU2546200A SU750493A1 SU 750493 A1 SU750493 A1 SU 750493A1 SU 772546200 A SU772546200 A SU 772546200A SU 2546200 A SU2546200 A SU 2546200A SU 750493 A1 SU750493 A1 SU 750493A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- adder
- unit
- block
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относитс к цифровой вы числительной технике и может быть использовано дл аппаратной реализации операции вычислени логарифма и квадра та аргумента. Известен цифровой функциональный . преобразователь, содержащий сумматоры регистры, блок пам ти i Недостатком его вл етс невозможность вычисл ть квадрат функции. Наиболее близким техническим решением к данному предложению вл етс цифровой функциональный преобразовател содержащий блок сдвига, схему сравнени , блок пам ти, блок управлени , сумматор , выхоп которого вл етс первым выходом устройства, а первый вход соединен с выходом блока пам ти, вход которого подключен к первому выходу блока управлени , вход которого соединен с первым выходом схемы сравнени . Устройство содержит также второй сумматор, регистры 2, Недостаток его - невозможность вы-числеНи квадрата функции. Цель изобретени - реализаци квадрата функции. Поставленна цель достигаетс тем, что цифровой функциональный преобразователь содержит квадратор, первый вход которого соединен со вторым выходом блока управлени , второй вход соединен с выходом блока сдвига, третий вход квадратора вл етс входом устройства, первый выход квадратора вл етс вторым выходом устройства и соединен с первым входом блока Сдвига, второй выход квадратора соединен с входом схемы сравнени , второй выход которой соединен со вторыми входами блока сдвига и сумматора . Блок-схема устройства изображена на чертеже. Цифровой функциональный преобразователь (ЦФП) содержит блок 1 сдвига, блок 2 управлени , блок 3 сравнени .
блок 4 пам ти, сумматор 5 и кваа)атор б,
1элок 1 сдвига служит дл пе)еаачи с выходи квадратора 6 на его вход ли бо предг-лдущего значени ; либо по ювииы этого значени , Еллок 1 сдвига может быть нынаишн, например, из двух групп элементов И 7. Ир нодане управл ю цего сигншш на первые входы э гементов И первой грунпы происходит передача кода подаваемого на вторые входы алемснтов И. При нод че управл ющего сигнала на ;1лементы И второй группы происходит передача кода нодаваемого на вторые входы элементов И со сдвигом на один разр д вправо, т. е. передаетс половина передаваемого значени . Ехпок 2 упраш1ени состоит, из генератора так1овых импульсов, распределител и ло1П1ческих элемьнтов, Блок 3 вл етс обь(ч ной схемой сравнени цифровых кодов. Блок 4 пам ти может быть выполнен в виде одностороннего запоминающего устройства , в котором хранитьс константы вида 2 дл двоичных логарифмов, j 0,1, , , . ,п номер итерации. Сумматор 5 - обышый параллельный сумматор. Квадратор 6 может быть выполнен по табличной (матричной) или последовательной схеме.
В данном ЦФП реализован итерационный алгоритм вычислени :
|UPu..2 cj.-s,gn(.), 2,
V-o; дл а-г.
Вычислени осуществ; 1 ютс следующим образом.
Заданный аргумент X подаетс на вход шадратора 6 и возводитс в квадрат . В блоке 3 сравнени провер етс Xj 2. При выполнении услови У,;, 2 с второго выхода блока 3 сравнени выдаетс сигнал QJ - li который определ ет передачу на вход квадратора 6 чечерз блок 1 сдвига наповину предыдущего значени Х; и сложение в сумматоре 5 предыдущего значени с очередной константной из блока 4 формировани констатн. При выполнении услови X.j 2 с второго выхода блока 3 сравнени выдаетс сигнал п.0, который определ ет передачу на вход квадратора 6 через блок 1 сдвига, предыдущее значение Х , а в сумматоре 5 сложение не производитс , т, е. сохран етс предудущеа
начение. В следующей итерации переанное в квадратор 6 значение возводит в квадрат и снова выполн етс вышеописанный процесс. После выполнени
п итерации, где л - число разр дов результата, в сумматоре 5 содержитс значение логарифма заданного аргумента X. 1Свадрат заданного аргумента снимаетс после первой итерации с вьсхода квадратора 6, при вьшолленин равенства Xj- 2 с первого вькода блока 3 сравнени выдаетс сигнал, останавливающий работу блока управлени 2, так как процесс вычислени закончен,
причем дл р да значений этот момент наступает при итерации j п,
В таблице 1 приведен числовой пример вычислени двоичного логарифма дл аргумента X 2 . Погрещность вычислеНИН дл п 13 равна величине . В таблице 2 приведен числовой пример вычислени двоичного логарифма дл аргумента Х-1, 41421356. В этом случае процесс вычислени обрываетс на пер-
вой итерации, причем погрешность вычислени равна нулю. В таблицах 1 и 2 приведены номер итерации j , содержание Х квадратора 6, значение оператора п с второго выхода блока 3 сравнени
вели:ч1ша Х) на выходе блока 1 сдвига и содержание Vj сумматора 5,
Точность вычислени в общем случае определ етс числом итераций, количество которых определ ет количество пёр-
вых (точных) двоичных разр дов.
Врем вычислени квадрата и логарифма аргумента X в данном ЦФП в тактах равно Т п (tj.g,+2), где1 врем в тактах возведени в квадрат.
Предложенный ЦФП позвол ет вычисл ть логарифм и одновременно квадрат поданного аргумента за значительно меньшее врем , чем при исп-ользова- НИИ известных средств.
Особенно перспективен данный ЦФП в устройствах или системах, в которых имеетс устройство дл возведени в квадрат или умножитель. В этом случае добавление небольшого количества обору-
довани позвол ет расширить функциональные возможности путем вычислени логарифма по любому основанию. Основание логарифма определ етс константами с j , хран щимис в блоке 4 фор- мировани констант.
По сравненшо с прототипом данный ЦПФ обладает расширенными функциональными возможност ми.
Claims (1)
- Формула изобретенияЦифровой функциональный преобразователь, содержащий блок сдвига, схему сравнения, блок памяти, блок управления, сумматор, выход которого является первым выходом преобразователя, а первый вход соединен с выходом блока памяти, вход которого подключен к первому выходу блока-управления, вход которого соединен с первым выходом схемы сравнения, отличающийся тем, что, с целью расширения функциональных возможностей за счет реализации квадрата функции, он содержит квадратор, первый вход которого соединен со вторым750493 6 выходом блока управления, второй вход соединен с выходом блока сдвига, третий вход является входом преобразователя; первый выход квадратора является вто5 , рым выходом преобразователя/ и соединен с первым входом блока сдвига, второй выход квадратора соединен с входом схемы сравнения, второй выход которой соединен со вторыми входами блока сдвиЮ га и сумматора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772546200A SU750493A1 (ru) | 1977-11-22 | 1977-11-22 | Цифровой функциональный преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772546200A SU750493A1 (ru) | 1977-11-22 | 1977-11-22 | Цифровой функциональный преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU750493A1 true SU750493A1 (ru) | 1980-07-23 |
Family
ID=20734182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772546200A SU750493A1 (ru) | 1977-11-22 | 1977-11-22 | Цифровой функциональный преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU750493A1 (ru) |
-
1977
- 1977-11-22 SU SU772546200A patent/SU750493A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU750493A1 (ru) | Цифровой функциональный преобразователь | |
SU744601A1 (ru) | Процессор дл коррел ционного анализа | |
SU397923A1 (ru) | Стохастический функциональный преобразователь | |
SU575647A1 (ru) | Устройство дл получени показательностепенной функции | |
SU1631554A1 (ru) | Устройство дл вычислени преобразовани Фурье-Галуа | |
SU491129A1 (ru) | Устройство дл возведени двоичных чисел в третью степень | |
SU798862A1 (ru) | Устройство дл решени системлиНЕйНыХ уРАВНЕНий | |
SU807320A1 (ru) | Веро тностный коррелометр | |
SU484522A1 (ru) | Устройство дл формировани гиперболических функций | |
SU521570A1 (ru) | Устройство дл определени функции | |
SU596952A1 (ru) | Устройство дл решени систем дифференциальных уравнений | |
SU750478A1 (ru) | Преобразователь целых двоично- дес тичных чисел в двоичные | |
SU682895A1 (ru) | Устройство дл вычислени степенных функций | |
SU536490A1 (ru) | Устройство дл вычислени гиперболических синуса и косинуса | |
SU798858A1 (ru) | Вычислительный узел цифровойСЕТОчНОй МОдЕли дл РЕшЕНи диффЕРЕН-циАльНыХ уРАВНЕНий B чАСТНыХ пРОизВОд-НыХ | |
SU1078427A1 (ru) | Устройство дл вычислени функций | |
SU400005A1 (ru) | Генератор случайных функций | |
SU478313A1 (ru) | Устройство дл вычислени обратного кругового синуса | |
SU744590A1 (ru) | Цифровой функциональный преобразователь | |
SU564638A1 (ru) | Устройство дл решени систем линейных алгебраических уравлений | |
SU579612A1 (ru) | Устройство дл вычислени функции вида ух | |
SU759971A1 (ru) | ’ анализатор спектра 1 | |
SU1132295A2 (ru) | Вычислительный узел цифровой сетки | |
SU817726A1 (ru) | Устройство дл решени интеграль-НыХ уРАВНЕНий | |
SU525116A1 (ru) | Частотный интегратор |