SU750432A1 - Способ регулировани - Google Patents
Способ регулировани Download PDFInfo
- Publication number
- SU750432A1 SU750432A1 SU782680645A SU2680645A SU750432A1 SU 750432 A1 SU750432 A1 SU 750432A1 SU 782680645 A SU782680645 A SU 782680645A SU 2680645 A SU2680645 A SU 2680645A SU 750432 A1 SU750432 A1 SU 750432A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- signal
- error signal
- integrated
- component
- control
- Prior art date
Links
Description
Изобретение относитс к способам управлени систе.м автоматического регулировани , а именно к способам с изодромными регул торами и можетj
быть использовано дл повышени устойчивости систем и улучшени динамических показателей.
Известен способ регулировани , основанный на измерении сигнала рас- JQ согласовани между заданным и фактическим значени ми регулируемой величины управлени , выработке и подаче на вход объекта управл ющих воздействий , пропорциональных сигналу рассогласовани и интеграду от него l ..
Недостаток способа - мала точность регулировании.
Наиболее близким к предлагаемому способу вл етс способ регулирова- 20 НИН, основанный на формировании сигнала ошибки и интегрировании сигнал а сши бки 2 .
Недостатки способа - низкое качество регулировани и мала точ- 25
ность.
Цель достигаетс тем, что формируют сигнал модул переменной составл ющей проинтегрированного сигнала ошибки, умножают его на знак сиг- jQ
наша ошибки, полученный сигнал суммируют в нечетные четверти периода сигнала ошибки с сигналом сшибки, в нечетные полупериоды, с которым суммируют сигнал посто ннойсоставлгпощей проинтегрированного сигнала ошибки,а в четные полупериоды - сигнал отрицательной составл ющей проинтегрированного сигнала ошибки.
На фиг, 1 представлена блок-схема система, иллюстрирующа предлагаемдй способ управлени ; на фиг, 2 - эпюры основных ее сигналов.
Устройство содержит измеритель 1 рассогласовани , усилитель 2, сумматоры 3,4, объект 5 управлени , интегрирующий элемент ё, блок 7 разделени посто нной и переменной составл ющих выходного сигнсша интегрирующего элемента, блок 8 вз ти модул , логические устройства 9,1,в - сигнал рассогласовани , Сц rSurCS сигнал на выходе интегрирующего элемента и его перемещение и посто нна составл ющие, f - возмущение действующее на объект- управлени , и, Оц управл ющие сигналы от переменной и посто нной составл ющих сигнала на выходе интегрирующего элемента.
Измерительный элемент 1 вы вл ет сигнеш рассогласовани Е, который усиливаетс усилителем 2 и через сумматоры 3 и 4 поступает на вход объекта 5 управлени , выход которого св зан с измерителем 1 рассогласовани . Интегрирующий элемент б вырабатывает интеграл от сигнала и подает его на блок 7, который раздел ет перег/енную и посто нную составл ющие, Перегэнна составл юща через блок 8 вз ти модул поступает на вход логического устройства 9, выполн ющего логические операции
л,.-v
при(|1-1),4п,п:г1,з,5
.
i
о при .(n-t-l)го
Посто нна составл юща и поступает на вход логического устройства 10, выполн ющего логические операции:
е°при(п-1)) j п 1,3,5... О при nfi iCv){n-t-l)li, п 1,3,5.,.
: е°при nft (Ь4 lift;п 1,3,5... 0 при (n-llft ; t|)- tilt i и 1,3,5...
Сущность предлагаемого способа уп
равлени заключаетс в следующем. При воздействии на объект 5 управлени возмущающего воздействи f в выходном сигнале интегратора по вл етс положительна или отрицательна посто нна составл юща , , и сигнал Ец при гармоническом сигнале приобретает вид, показанный на фиг, 2. Блок
7раздел ет , и cf, , которые затем подаютс на объект управлени по двум разным каналам, В первом из них блок
8вырабатывает модуль Е , который в логическом блоке 9 претерпевает нелинейную деформацию в соответствии с
.выражением (1) так, что его выходной сигнал Uj) приобретает вид, показанный на фиг, 2.
На втором канале и обрабатываетс логическим блоком 10 и выходной сигнал последнего приобретает вид одной из двух последних эпюр (фиг, 2) , Как видно, П€5рва гармоника с 1гиала сдвинута относительной , а перва гармоника V° сигнала опережает по фаj3e е на угол , так что сдвиг по фазе суммарного сигнала и всегда псшожителен. Посто нна составл юща сигнала и совпадает по знаку с Еу , т,е, интегрирующие свойства инJ тегрирующего элемента в предлагаемом способе сохран ютс .
Таким образом, сущность предлагае- мого способа управлени заключаетс в том, что вырабатываетс интеграл
Q от сигнала рассогласовани , раздел ютс его посто нна и переменные составл ющие и затем двум различными . каналами подаютс на вход объекта управлени так, чтобы перва гармоника сигналов от интегратора опережала
5 по фазе сигнал рассогласовани .
Это эквивалентно включению в контур системы дифференцирующих звеньев, что, как известно, повышает ее устойчивость и улучшает динамические пока0 затели.
Экономическа эффективность спосо ба состоит в том, что одновременно с введением интеграла в закон управлени он создает положительный фазовый
5 сдвиг дл первой гармоники свободных колебаний системы, т.е, одновременно с задачей повышени точности решаетс задача повышени устойчивости и динамических показателей систем,
Claims (1)
- Формула изобретениСпособ регулировани , основанный на формировании сигнала ошибки и ин5 тегрировании сигнала ошибки, о т л ичающийс тем, что, с целью повышени точности и качества регулировани , формируют сигнал модул переменной составл ющей проинтегриройан0 ного сигнала ошибки, умножают его на знак сигнала ошибки, полученный сигнал суммируют в нечетные четверти периода сигнала ошибки с сигналом сшибки , в нечетные полупериоды , с которым суммируют сигнал посто нной составл ющей проинтегрированного сигнала ошибки , а в четные полупериоды - сигнеш отрицательной составл ющей проинтегрированного сигнала ошибки.Источники информации.прин тые во внимание при экспертизе 1. Бессекерский В, А, и др. Теори систем автоматического регулировани , М., Наука, 1966, с. 328сс 33.3.2, Авторское свидетельство СССР .по за вке № 2368153/24, кл, G 05 В 11/01, 02..06.76 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782680645A SU750432A1 (ru) | 1978-06-09 | 1978-06-09 | Способ регулировани |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782680645A SU750432A1 (ru) | 1978-06-09 | 1978-06-09 | Способ регулировани |
Publications (1)
Publication Number | Publication Date |
---|---|
SU750432A1 true SU750432A1 (ru) | 1980-07-23 |
Family
ID=20792003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782680645A SU750432A1 (ru) | 1978-06-09 | 1978-06-09 | Способ регулировани |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU750432A1 (ru) |
-
1978
- 1978-06-09 SU SU782680645A patent/SU750432A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2497883A (en) | Electronic computer | |
SU750432A1 (ru) | Способ регулировани | |
GB1271813A (en) | Analogue multiplier | |
SU419845A1 (ru) | Система экстремального регулирования | |
SU662910A1 (ru) | След ща система | |
SU534738A1 (ru) | След ща система | |
SU1718245A1 (ru) | Линейный интерпол тор | |
SU813356A1 (ru) | Адаптивна система регулировани | |
SU637781A1 (ru) | Способ коррекции систем автоматического регулировани | |
SU1633376A1 (ru) | Система управлени | |
SU1411703A1 (ru) | Система автоматического регулировани | |
SU847274A1 (ru) | Адаптивное корректирующее устройство | |
SU1700567A1 (ru) | Круговой интерпол тор | |
SU417768A1 (ru) | ||
SU533907A1 (ru) | Корректирующее устройство | |
SU450139A1 (ru) | Устройство дл определени динамических характеристик колебательных систем | |
SU718832A1 (ru) | След ща система | |
SU769569A1 (ru) | Устройство дл моделировани динамики распределени по фракци м состава компонентов вещества | |
SU817728A1 (ru) | Устройство дл определени частнойпРОизВОдНОй | |
SU460527A1 (ru) | Регул тор | |
RU2058588C1 (ru) | Тригонометрический секансный преобразователь | |
SU932492A1 (ru) | Цифровое дифференцирующее устройство | |
SU911477A2 (ru) | Устройство дл регулировани расхода жидкости | |
SU767699A1 (ru) | Нелинейное изодромное корректирующее устройство | |
SU1610327A1 (ru) | Преобразователь давлени в электрический сигнал |