SU1718245A1 - Линейный интерпол тор - Google Patents

Abstract

Изобретение относитс  к устройствам автоматического управлени  и может быть использовано в системах программного управлени  движением. Целью изобретени   вл етс  повышение точности задани  траектории . Поставленна  цель достигаетс  использованием значени  оценочной функции дл  пропорциональной коррекции скоростей изменени  выходных сигналов интерпол тора . 1 ил.

Description

Изобретение относитс  к устройствам автоматического управлени  и может быть использовано в системах программного управлени .....,

Известен линейный интерпол тор (Ратмиров В.А. Основы программного управлени  станками. - М., Машиностроение, 1978, стр. 121), построенный по методу оценочной функции, в котором блок расчета оценочной функции определ ет величину отклонени  от заданной траектории, после чего в зависимости от знака оценочной функции производитс  изменение одного или обоих выходных сигналов на фиксированную величину (шаг). Посто нство шага обуславливает независимость скорости компенсации отклонени  от величины отклонени , что приводит к низкой динамической точности устройства.

Наиболее близким к предлагаемому  в- . л етс  линейный интерпол тор {Ратмиров В.А. Основы программного управлени 

станками.-М.,.Машиностроение. 1978, стр. 117), содержащий два блока перемножени  (БП) и два интегратора, первый задающий вход интерпол тора соединен с первым входом первого БП, выход которого подключен к входу первого интегратора, второй задающий вход интерпол тора соединен с первым входом второго БП, выход которого подключен к входу второго интегратора, третий задающий вход интерпол тора соединен с вторыми входами обоих БП, выход первого интегратора  вл етс  первым информационным выходом интерпол тора, а выход второго интерпол тора - вторым информационным выходом интерпол тора.

Недостатком указанного интерпол тора  вл етс  накопление ошибки интегрировани , вызванное ограниченной точностью используемых интеграторов и технологическим разбросом параметров элементов, что приводит к снижению точности задани  траектории .

сл

с

«« 

XI

со

кэ 4

СП

Целью изобретени   вл етс  повышение точности задани  траектории.

Дл  этого в линейный интерпол тор, содержащий два блока перемножени  и два интегратора, первый задающий вход интерпол тора подключен к первому входу первого блока перемножени , второй задающий вход интерпол тора подключен к первому входу второго блока перемножени , третий задающий вход интерпол тора подключен к вторым входам первого и второго блоков перемножени , выход первого интегратора  вл етс  первым информационным выходом линейного интерпол тора, а выход второго интегратора  вл етс  вторым информационным выходом, дополнительно введены четыре блока перемножени , сумматор , два блока сравнени  и инвертирующий масштабный усилитель, выход первого блока перемножени  соединен с суммирующим входом первого элемента сравнени , выход которого подключен к входу первого интегратора, первый вход третьего блока перемножени  подключен к выходу первого интегратора, а его выход - к инвертирующему входу второго элемента сравнени , выход второго блока перемножени  соединен с первым входом сумматора, выход которого соединен с входом второго интегратора, выход четвертого блока перемножени  подключен к суммирующему входу второго элемента сравнени , выход которого через, инвертирующий масштабный усилитель соединен с первыми входа ми п того и шестого блоков перемножени , выход п того блока перемножени  подключен к инвертирующему входу первого элемента сравнени , а выход шестого блока перемножени  подключен к второму входу сумматора, первый вход четвертого блока перемножени  соединен с выходом второго интегратора, первый задающий вход интерпол тора соединен с вторыми входами четвертого и шестого блоков перемножени , а второй задающий вход интерпол тора соединен с вторыми входами третьего и п того блоков перемножени .

На чертеже изображен предлагаемый интерпол тор.

Интерпол тор содержит первый, второй , ..., шестой блоки перемножени  {БП) 1-6, первый и второй элементы сравнени  (ЭС) 7 и 8, сумматор 9, первый и второй интеграторы ТО и 11 и инвертирующий масштабный усилитель 12.

Первый задающий вход интерпол тора соединен с первыми входами БП 1, 4 и б, второй задающий вход интерпол тора - с первыми входами БП 2 3 и б, а третий задающий вход интерпол тора - с вторыми входами БП 1 и 2. Выход первого БП 1 св зан с суммирующим входом первого ЭС 7, инвертирующий вход которого подключен к выходу БП5. Выход БП 2 соединен с первым

входом сумматора 9, второй вход которого подключен к выходу БП 6. Выход ЭС 7 соединен с входом первого интегратора 10, подключенного выходом к второму входу БП 3. Выход сумматора 9 соединен с входом

второго интегратора 11, подключенного выходом к второму входу БП 4. Выход БП 3 соединен с инвертирующим входом ЭС 8, суммирующий вход которого св зан с выходом БП 4. Выход ЭС 8 через инвертирующий

масштабный усилитель 12 соединен с вторыми входами БП 5 и 6. Выход интегратора 10  вл етс  первым информационным выходом линейного интерпол тора, а выход интегратора 11 - вторым информационным

выходом линейного интерпол тора. При этом на Первый и второй задающие входы интерпол тора подаютс  сигналы cos а и sin а в соответствии с уравнением реализуемой траектории.

- sin а yi+COS а у2 0 ,

где yi и у2 - выходные сигналы интерпол тора ,

а на третий задающий вход интерпол тора подаетс  сигнал контурной скорости Vk.

Уравнение разомкнутого интерпол тора (прототипа) с учетом ошибок практической реализации записывают в виде

yi (1 + d) cos a VK,

У2 (1 + Ј2) sin а VK.

где Ј1, Ј2 - малые посто нные.

Источниками подобных ошибок любого реального непрерывного интегратора  вл ютс  ограниченность коэффициента усилени  операционного усилител , на котором реализован интегратор, дрейф нул  на его входе, наличие сигнальных помех. Основной источник подобных ошибок цифрового интегратора - ограниченна  точность реги-- стров, св занна  с ограничением разр дной сетки ЭВМ.

Тогда динамика отклонени  описываетс  уравнением

е (Ј2 - Ј1) sin a cos a VK, е (t) (Ј2 - Ј1) sin a cos a V t.

Таким образом, при Ј2 е # 0 ошибка e(t) монотонно возрастает. В основу формировани  задающих воздействий yi и у2 данного устройства положен расчет динамической модели вида5

yi coscr VK -К- sin а е . У1(0)%ую, У2 sin а VK + К cos а е , уз (0) yio.

10

где - коэффициент обратной св зи.

Дл  данного замкнутого интерпол тора аналогично получают

е .К е -f (ez - Јi) sin a cos a VK ,

Р/тч-(€2-Ј0 -sing-cos a .., е (i) - -. VK .

Таким образом, накоплени  ошибки не происходит и ее величина обратно пропорциональна коэффициенту обратной св зи К.

Формул а изобретени 

Линейный интерпол тор, содержащий два блока перемножени  и два интегратора, первый задающий вход интерпол тора подключен к первому входу первого блока пе- ремножени , второй задающий вход интерпол тора подключен к первому входу второго блока перемножени , третий задающий вход интерпол тора подключен к вторым входам первого и второго блоковперемножени , выход первого интегратора i . . : -

5

10

15

20

25

0 5 :

 вл етс  первым информационным выходом линейного интерпол тора, а выход второго интегратора  вл етс  вторым информационным выходом, о т л и ч а ю щ и и с   тем, что, с целью повышени  точности задани  траектории, в него введены четыре блока перемножени , сумматор, два блока сравнени  и инвертирующий масштабный усилитель , выход первого блока перемножени  соединен с суммирующим входом первого элемента сравнени , выход которого подключен к входу первого интегратора, первый вход третьего блока перемножени  подключен к выходу первого интегратора, а его выход - к инвертирующему входу второго элемента сравнени , выход второго блока перемножени  соединен с первым входом сумматора, выход которого соединен с входом второго интегратора, выход четвертого блока перемножени  подключен к суммирующему входу второго элемента сравнени , выход которого через инвертирующий масштабный усилитель соединен с первыми входами п того и шестого блоков перемножени , выход п того блока перемножени  подключен к инвертирующему входу первого элемента сравнени , а выход шестого блока перемножени  подключен к второму входу сумматора, первый вход четвертого блока перемножени  соединен с выходом вто- / рого интегратора, первый задающий вход интер- пол тора соединен с вторыми входами четвертого и шестого блоков перемножени , а второй задающий вход интерпол тора соединен с вторыми входами третьего и п того блоков перемножени .

С0$о

Claims (1)

1. Формула изобретения блоков перемножения.