SU741364A1 - Устройство дл сравнени фаз двух электрических величин - Google Patents

Устройство дл сравнени фаз двух электрических величин Download PDF

Info

Publication number
SU741364A1
SU741364A1 SU782568186A SU2568186A SU741364A1 SU 741364 A1 SU741364 A1 SU 741364A1 SU 782568186 A SU782568186 A SU 782568186A SU 2568186 A SU2568186 A SU 2568186A SU 741364 A1 SU741364 A1 SU 741364A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
elements
outputs
Prior art date
Application number
SU782568186A
Other languages
English (en)
Inventor
Георгий Федорович Петренко
Василий Григорьевич Бодунов
Original Assignee
Омский политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Омский политехнический институт filed Critical Омский политехнический институт
Priority to SU782568186A priority Critical patent/SU741364A1/ru
Application granted granted Critical
Publication of SU741364A1 publication Critical patent/SU741364A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

t
Изобретение относитс  к области релейной защиты и автоматики/ а именно к области построени  измери-.
тельных органов на основе сравнени  по фазе двух электрических величин, Известны устройства/ реагирующие на разность фаз двух электрических
.величин, которые выполнены на логических элементах 1.
Недостатком  вл етс  то, что они содержат элементы задержки на срабатыванибг что уменьшает точность , имеют выходные сигналы в виде импульсов последовательности,что приводит к необходимости использовани  дополнительных выходных органов, так как дл  исполнительных органов релейной завиты и автоматики в ко- , нечном итоге необходимо иметь состо ние -да или нет, то есть подавать или не подавать сигнал на отключение (включение),
Известно устройство, наиболее близкое по всей технической сущности к за вл емому 2 ,. которое содержит формирователи входных сигналов, логические элементы ИЛИ-НЕ и выходной орган. Однако данное устройство сложно из-за наличи  большого
количества логических элементов, в том числе трехвходовых, и межэлементных св зей, что в целом снижает надежность устройства.
Целью изобретени   вл етс  повышение надежности и упрощение схемы устройства.
Поставленна  цель достигаетс  тем, что в устройстве дл  сравнени 
10 фаз двух электрических величин, содержащем форл-ирователи электрических величин, на вход которых подаютс  сравниваемые величины и логический блок, последний выполнен в
15 виде двух U-S- триггеров и двух элементов 2И-НЕ, причем выход первого формировател  Соединен со входом S первого R-S триггера и со входом первого элемента 2И-НЕ, вто20 рой вход которого соединен с выходом 9 первого U- триггера, выход второго формировател  соединен со входом И первого Tl -5 триггера и со входом второго элемента 2И-НЕ, вто25 рой вход которого соединен с выходом 8 первого R-S триггера, выходы первого и второго элементов 2И-НЕ соединены соответственно со входами S и R второго U-5 триггера, выходы
которого  вл ютс  выходом устрбйства .
На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 а и б - диаграммы., по сн ющие работу устройства.
Устройство содержит два формировател  Ф1, Ф2, которые гфедназначе ны дл  получени  пр моугольных импульсов , со скважностью 2 из входных синусоидальных сигналов, дл  R.-S триггера, первый из которых, измен ет свое состо ние в зависимости от импульсов, поступающих с формирователей , второй - в зависимости рт сигналов поступающих с логичеЪких элементов 2И-НЕ, на входы которых подаетс  сигнал с выходов формирователей и первого триггера.
На фиг. 2а рассмотрен режим работы схемы, когда синусоидальна  величина Е опережает по фазе величину Ё2; а на фиг. 26 - когда Е отстает по-фазе относительно Е.
В первом режиме (фиг. 2а) с выхода Э первого R-S триггера идут импульсы со скважностью 2, которые представл ют собой инвертированный сигнал по входу S. , а с выхода 0 идут импульсы со скважностью, обусловленной разностью опережени  по ,фазе величины Е, относительно Е,,.. На выходах логических элементов согласно импульсным диаграммам присутствует следующее сочетание; на выходе первого элемента 2И-НЕ присутствует посто нно сигнал 1, а на выход второго элемента 2И-НЕ идут импульсы , которые, поступа  на вход 11 выходного триггера, перевод т его. в оно устойчивое состо ние. При опережении по фазе E-J, величины Ё на выходе 9-0, на выходе в- 1.
Когда EJ отстает по фазе относительно Е2 (фиг, 26), на выходе первого логического элемента 2И-НЕ имеют место импульсы, а на выходе второго - 1. В данном режиме установочные импульсы поступают по вход 5 выходного триггера, перевод  его другое устойчивое состо ние.При это по выходу 0-1,а по выходу 0- О,
Таким образом в зависимости от фаз входного сигнала выходной триггер устанавливаетс  в одно из двух устойчивых состо ний, на его выходах имеет место сигнал 1 или 0.
Быстродействие устройства составл ет 1/2 периода подводимых частот.
Использование предложенного устройства как унифицированного элемента устройств релейной защиты и автоматики позвол ет выполн ть различные устройства с высокой точностью/ стабильностью, надежностью и высоким быстродействием. Уменьшение числа элементов и межэлементных св зей ,повысит надежность, упростит схему и технологию изготовлени .

Claims (1)

  1. Формула изобретени 
    Устройство дл  сравнени  фаз двух электрических величин, содержащее формирователи электрических величин, на вход которых подаютс  сравниваемые величины и логический блок, отличающеес  тем, что, с целью повышени  надежности и упрощени  устройства, логический блок выполнен в виде двух R-3 триггеров и двух элементов 2И-НЕ, причем выход первого формировател  соединен со входом S первого R-S триггера и со входом первого элемента 2И-НЕ, второй вход которого соединен с выходом 0 первого R-S триггера, выход второго формировател  соединен со входом R первого R-S триггера и со входом второго элемента 2И-НЕ, второй вход которого соединен с выходом 0 первого R-S триггера, а выходы первого и второго элементов 2И0 НЕ соединены соответственно со входами S и R второго R-S триггера, выходы которого  вл ютс  выходом устройства .
    Источники информации, прин тые во внимание при экспертизе
    1,Авторское свидетельство СССР № 456337, кл. Н 02 Н 3/38, 1975..
    2,Авторское свидетельство СССР № 525194, кл. Н 02 Н 3/40, 1976.
    ZBbiiti l
    I 1I I I/
    1 r-jf
    6
    a
    ,
    Ь
    -I
    t 3
    Itl
SU782568186A 1978-01-09 1978-01-09 Устройство дл сравнени фаз двух электрических величин SU741364A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782568186A SU741364A1 (ru) 1978-01-09 1978-01-09 Устройство дл сравнени фаз двух электрических величин

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782568186A SU741364A1 (ru) 1978-01-09 1978-01-09 Устройство дл сравнени фаз двух электрических величин

Publications (1)

Publication Number Publication Date
SU741364A1 true SU741364A1 (ru) 1980-06-15

Family

ID=20743888

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782568186A SU741364A1 (ru) 1978-01-09 1978-01-09 Устройство дл сравнени фаз двух электрических величин

Country Status (1)

Country Link
SU (1) SU741364A1 (ru)

Similar Documents

Publication Publication Date Title
SU741364A1 (ru) Устройство дл сравнени фаз двух электрических величин
SU569000A1 (ru) Импульсный частотно-фазовой дискриминатор
JPS5652941A (en) Receiving device for vehicle
SU769745A1 (ru) Делитель частоты импульсов с переменным коэффициентом делени
SU1308933A1 (ru) Цифровое фазосдвигающее устройство
SU991593A1 (ru) Формирователь одиночного импульса
SU577649A1 (ru) Многоканальный датчик одиночных импульсов
SU697941A1 (ru) Цифровой частотный дискриминатор
SU790305A1 (ru) Переключающее устройство
SU613493A1 (ru) Формирователь одиночных импульсов
SU1069205A1 (ru) Резервированный генератор импульсов
SU758500A1 (ru) Синхронизатор импульсов
SU630740A1 (ru) Селектор импульсов по длительности
SU1167729A2 (ru) Делитель частоты импульсов
JPS5755628A (en) Phase comparing circuit and frequency synthesizer using it
SU869060A1 (ru) Делитель частоты импульсов
SU864579A1 (ru) Устройство установки триггерных схем
SU530463A1 (ru) Преобразователь частоты с переменным коэффициентом преобразовани
SU720453A1 (ru) Преобразователь фаза-временной интервал
SU683020A1 (ru) Устройство дл управлени тиристором
SU1191828A1 (ru) Устройство контрол направлени вращени и угла поворота
SU534875A1 (ru) Реверсивный счетчик
SU995300A1 (ru) Формирователь спаренных импульсов
SU1368962A2 (ru) Формирователь импульсов по переднему и заднему фронтам входного сигнала
SU783968A2 (ru) Устройство временного разделени двух импульсных сигналов