SU705695A1 - Asynchronous three-dimensional switching circuit - Google Patents
Asynchronous three-dimensional switching circuitInfo
- Publication number
- SU705695A1 SU705695A1 SU782635220A SU2635220A SU705695A1 SU 705695 A1 SU705695 A1 SU 705695A1 SU 782635220 A SU782635220 A SU 782635220A SU 2635220 A SU2635220 A SU 2635220A SU 705695 A1 SU705695 A1 SU 705695A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- blocks
- group
- output
- memory
- Prior art date
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
(54) АСИНХРОННЫЙ ПРОСТРАНСТВЕННЫЙ КОММУТАТОР(54) ASYNCHRONIC SPATIAL SWITCH
Изобретение относитс к технике св зи I может использоватьс в коммутационных системах .The invention relates to communication technology. I can be used in switching systems.
Известен асинхронный пространственный коммутатор, состо щий из m групп с п входными регистрами, адресный выход каждого из которых через общую дл группы входных регистров адресную магистраль св зан с входом соответствующего группового дешифратора, а информационный выход каждого из входных регистров через общую дл группы входных регистров информационную магистраль св зан с соответствующим входом всех блоков пам ти и выход каждого блока пам ти подключен к входу соответствующего выходного регистра 11.The asynchronous spatial switch is known, consisting of m groups with n input registers, the address output of each of which is connected to the input of the corresponding group decoder through the common for a group of input registers address bus and the information output of each of the input registers the line is connected to the corresponding input of all memory blocks and the output of each memory block is connected to the input of the corresponding output register 11.
Однако этот асинхронный пространственный коммутатор имеет низкую пропускную способность .However, this asynchronous spatial switch has low bandwidth.
Целью изобретени вл етс увеличение пропускной способности.The aim of the invention is to increase throughput.
Дл этого в асинхронный пространственный коммутатор, состо щий из m групп с п входными регистрами, адресный вы.код каждого из которых через общую дл группы входных , регистров адресную магистраль св зан с входом соответствующего группового дешифратора, а информадионный выход каждого из входных регистров через общую дл группы входнь х регистров информационную магистраль св зан с соответствующим входом всех блоков пам ти и выход каждого блока пам ти подключен к соответствующего выходного регистра, дополнительно введены m блоков записи, m блоков приоритетов и m блоков считывани , причем кажда i-та группа выходов (,2,.., гп) каждого группового де1 ифратора соединена с соответствующими входами i-того блока записи , управл ющие выходы которого подключены к первому управл ющему входу соответствующего блока пам ти, а адресный выход блока записи через последовательно соединенные блок приоритетов и блок считывани подключен к второму управл юпюму входу соответствующих п блоков пам ти (где п и m целые числа, а m х п - число комм тирусм1их каналов).. 1Л;Г: ,:,. , il,.3 i/; . ,Г .., ;70 На чертеже приведена структурна :)лектрическа схема предаагаемого устройства. Асинхронный пространственный коммутатор содержит m групп с п входными регистрами 1, групповыми дешифраторами 2, блоками 3 iiaм тй и выходаымй регистрами 4, а также m блоков 5 записи, m блоков 6 приоритетов и m блоков; 7 счйтгывани . Устройство работает следующим образом. По входным адресно-инфорГмационным маtHCfjjanrtM в параЯл е бно iroctynaer информаци , сопровождаема адресами выходных каналов коммутационной системы, котора записываетс в входные регистры I. Адресно-инфОрмаЦионМ4.1ё слова . поступают в блоки 3 пам ти, а адреса поступают также на соответствующие групповые дешифраторы 2, которые вырабатывают сигналы , поступающие в блоки 5 записи. Каждый сигнал указывает из какой группы i (,2...,m) входных регистров 1 в какой блок 3 пам ти J(J 1,2..,, п) должно быть записано адресноинформационное слово. Блоки 5 записи получают сигналы из всех групповых деигафраторов 2 и организуют операции записи в матрицы блоков 3 пам ти адресно-информационных с ов, соответствующие сигналы которых 1.,Так как каждый блок 3 пати ти имеет m матриц, то достигаетс одновременное обслуживание всех внутренних магистралей устройства. -V; :;:;:::.:::::::::. Сигналы B.,J равные 1 вьщаютс блоками 5 записи в соответствующие блоки 6 приоритеТбв , котбрйе хран т их до момента считывани слов из блоков 3 пам ти. ,: -. . Таким образом, блоки 6 приоритетов с помощью сигналов В: I 1 опьедел ют последо .I-J вательвость считывани слов из матриц блоков 3 пам ти и выдают ее в блоки 7 считывани , которые обеспечивают считывание адресно-информационных слов из матриц блоков 3 пам т и выдачу их в выходные регистры 4. ПрШрите -fbiffaCnpefteiieHbt в соответствии с номерами ма ..РИЦ- iw.;.... .... :, --.. -.-i.. г,...,.,,,, .:.To do this, an asynchronous spatial switch consisting of m groups with n input registers, the address output code of each of which is connected to the input trunk of the corresponding group decoder through the common for a group of input registers, and the information output of each of the input registers through a common for the group of input registers, the information highway is connected with the corresponding input of all the memory blocks and the output of each memory block is connected to the corresponding output register, m records are additionally entered si, m priority blocks and m read blocks, each i-th group of outputs (, 2, .., gp) of each group transmitter connected to the corresponding inputs of the i-th recording block, the control outputs of which are connected to the first control input the corresponding memory block, and the address output of the write block is connected through a serially connected priority block and a read block connected to the second control input of the corresponding n memory blocks (where n and m are integers, and m x n is the number of communication channels) .. 1Л ; G:,:,. , il, .3 i /; . , G ..,; 70 The drawing shows the structural:) electrical diagram of the device being predicated. An asynchronous spatial switch contains m groups with n input registers 1, group decoders 2, blocks 3 and 13 and output registers 4, as well as m recording blocks 5, m priority blocks 6 and m blocks; 7 hours off. The device works as follows. On the input address-informational matHCfjjanrtM in a pair of iroctynaer information, followed by the addresses of the output channels of the switching system, which is written to the input registers I. Addressing information4.4e words. arrive in blocks 3 of memory, and the addresses also arrive in the corresponding group decoders 2, which generate signals arriving in blocks 5 of the record. Each signal indicates from which group i (, 2 ..., m) of input registers 1 in which memory block 3 J (J 1,2 .. ,, n) the address-information word should be written. Record units 5 receive signals from all group deigafratores 2 and organize recording operations into the matrices of memory blocks 3 of address informational s, the corresponding signals of which 1. Since each 3 party block has m matrices, simultaneous servicing of all internal highways is achieved. devices. -V; :;:; :::.. :::::::::. Signals B., J equal to 1 are inserted by writing blocks 5 into corresponding blocks 6 prioritized, which are stored until the words are read from blocks 3 of memory. ,: -. . Thus, priority blocks 6 using signals B: I 1 drive the sequence .IJ to read words from the matrices of memory blocks 3 and output them to read blocks 7, which read the information-address words from the matrixes of memory blocks 3 and issue them them in the output registers 4. Type -fbiffaCnpefteiieHbt in accordance with the numbers ma ..RITCH- ,,.:.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782635220A SU705695A1 (en) | 1978-06-27 | 1978-06-27 | Asynchronous three-dimensional switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782635220A SU705695A1 (en) | 1978-06-27 | 1978-06-27 | Asynchronous three-dimensional switching circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
SU705695A1 true SU705695A1 (en) | 1979-12-25 |
Family
ID=20772962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782635220A SU705695A1 (en) | 1978-06-27 | 1978-06-27 | Asynchronous three-dimensional switching circuit |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU705695A1 (en) |
-
1978
- 1978-06-27 SU SU782635220A patent/SU705695A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4823340A (en) | Circuit arrangement for non-blocking switching of PCM channels in the space and time domain | |
US3967070A (en) | Memory operation for 3-way communications | |
SU705695A1 (en) | Asynchronous three-dimensional switching circuit | |
US6680939B1 (en) | Expandable router | |
US4500986A (en) | Asymmetrical time division matrix apparatus | |
SU845811A3 (en) | Time commutator | |
JPS556957A (en) | Multiplex parallel-serial conversion system using memory | |
SU773955A1 (en) | Device for time switching of asynchronous digital signals | |
SU1700762A1 (en) | Asynchronous digital signals time switching device | |
SU1656541A1 (en) | Common memory direct access system | |
RU1795465C (en) | Device for parallel information transmission | |
SU560228A1 (en) | Device for transferring information from main memory to input / output channels | |
SU580584A1 (en) | Memory | |
SU744541A1 (en) | Processor for interfacing digital computer with data transmitting channels | |
SU743031A1 (en) | Memory | |
SU1394459A1 (en) | Multimodule switching system for asynchronous digital signals | |
SU842956A1 (en) | Storage device | |
SU959159A1 (en) | On-line storage | |
SU1298803A1 (en) | Semiconductor storage | |
JPS6219120B2 (en) | ||
SU951315A1 (en) | Device for interfacing processor with multi-unit memory | |
SU1167752A1 (en) | Device for forming frequency-shift keyed signal | |
SU1658164A1 (en) | Device for interfacing source and receiver of information | |
SU1295451A1 (en) | Buffer storage | |
SU661544A1 (en) | Device for interfacing input-output channel with subscribers |