SU694822A1 - Устройство параметрического контрол интегральных схем - Google Patents

Устройство параметрического контрол интегральных схем

Info

Publication number
SU694822A1
SU694822A1 SU762430252A SU2430252A SU694822A1 SU 694822 A1 SU694822 A1 SU 694822A1 SU 762430252 A SU762430252 A SU 762430252A SU 2430252 A SU2430252 A SU 2430252A SU 694822 A1 SU694822 A1 SU 694822A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
inputs
outputs
parameter
switching
Prior art date
Application number
SU762430252A
Other languages
English (en)
Inventor
Дмитрий Ильич Ажоткин
Людмила Михайловна Скороходова
Марк Самуэльевич Кушуль
Адельша Сафиллович Абясов
Original Assignee
Организация П/Я Х-5263
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Организация П/Я Х-5263 filed Critical Организация П/Я Х-5263
Priority to SU762430252A priority Critical patent/SU694822A1/ru
Application granted granted Critical
Publication of SU694822A1 publication Critical patent/SU694822A1/ru

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Description

1
Изобретение относитс  к вычислительной технике и может быть применено в автоматизированных системах контрол  параметров интегральных схем.
Известно устройство дл  параметрическрго контрол  интегральных схем, содержащее генератор импульсов, счетчик импульсов , дешифратор состо ний счетчика, провер емый и эталонный блоки, контролируемые выводы которых соединены с входами многоканальных элементов несовпадени  импульсов 1. Но это устройство сложно.
Наиболее близким к изобретению по технической сущности  вл етс  устройство дл  параметрического контрол  интегральных схем, содержащее коммутационную матрицу , входы которой соответственно соединены с входными и выходными зажимами исследуемой интегральной схемы, с выходами программируемого источника питани  и дешифратора , входы которого подключены, к выходу счетчика выводов, подключенного счетным входом к выходу элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, а второй - с выходом триггера брака, соединенного через элемент ИЛИ с вйходом элементов сравнени , цифровой измерительный прибор , один из входов которого соединен с выходом коммутационной матрицы, другой
вход - с выходом элемента И, а выходы - с первыми входами элементов сравнени  и входом генератора тактовых импульсов, источник питани  2. Однако такое устройство также сложно.
Цель изобретени  - упрощение устройства . Достигаетс  это тем, что в известное устройство, содержащее коммутационную матрицу, входы которой соединены с входными и выходными зажимами исследуемой интегральной схемы, с выходами программируемого источника питани  и дешифратора , вход которого подключен к выходу счетчика выводов, подключенного счетным входом к выходу элейента И, первый вход которого соединен с выходом генератора тактовых импулбсов, а второй - с выходом триггера брака, соединенного через элемент ИЛИ с выходами элементов сравнени , цифровой измерительный прибор, один из входов которого соединен С вътходбм коммутационной матрицы, другой вход - с выходом элемента И, а выходы - с первыми входами элементов сравнени  и входом генератора тактовых импульсов, и источник питани , введены элементы И, панель коммутации провер емых номеров выводов , панель коммутации управлени  Црограммируемым источникомпитани  и панели коммутации допустимых значений провер емого параметра. При этом первые группы контактов панели коммутацип провер емых номеров выводов и донустимых значений провер емого параметра соединены с выходом источника питани , вторые группы контактов панели коммутации провер емых номеров выводов - с первыми входами элементов И, вторые входы которых св заны с выходами дешифратора, а выходы - с первой группой контактов панели коммутации управлени  программируемым источником питани , втора  группа контактов которой подключена к программируемому источнику питани  и к вторым входам элементов сравнени . Третьи входы элементов сравнени  йбдсйёдинены к вторым группам контактов панелей коммутации допустимых значений Провер емого параметра.
На чертеже представлена блок-схема устройства.
Оно содержит цифровой измерительный прибор 1, источник 2 питани , панель 3 коммутации допустимых значений провер емого параметра, триггер 4 брака, счетчик 5 выводов, дешифратор 6, коммутационную матрицу 7, программируемый источник 8 питани , элементы 9 сравнени , элементы И 10, панель 11 коммутации провер емых номеров выводов, элемент И 12, элемент ИЛИ 13, генератор 14 тактовых импульсов, интегральную схему 15, панель 16 коммутации управлени  программируемым источником питани .
Устройство работает следующим образом .
Импульсом «начало контрол , поступающим от любого внешнего устройства (зондова  установка, любой внешний запуск), включаетс  генератор 14 тактовых импульсов , частота работы , которого синхронизируетс  частотой работы цифрового измерительного прибора 1. Импульс генератора тактовых импульсов поступает на ЁХОД счетчика 5 выводов через элемент И 12, управл емый триггером 4 брака, и записывает первую единицу в счетчик 5 выводов.
Состо ние счетчика 5 выводов дешифрируетс  дешифратором 6, выходы которого соединень с входами коммутационной матрицы 7, котора  подключает первый вывод исследуемой интегральной схемы Г5 к программируемому источнику 8 питани . Сигналы с выхода дешифратора 6, кроме того, поступают на первые входы группы элементов И 10, вторые входы которых соединены с контактами панели 11 коммутации провер емых номеров выводов.
Втора  группа контактов панели 11 соединена с источником 2 питани , подающим сигналы логической единицы на группу элементов И 10 через сменные вставки, осуществл ющие нужные соединени  групп контактов панели 11 в соответствии с типом исследуемых схем, т. е. дл  каждого типа
исследуемых схем сигналы логической единицы подаютс  на различные логические элементы И 10. Один из логических элементов И 10 при совпадении сигналов от источника 2 питани  (через панель 11) и с выхода дешифратора 6 подает сигнал «1, поступающий через панель 16 на программируемый источник 8 питани  дл  включени  требуемого номинала питани  на исследуемую интегральную схему 15 через коммутационную матрицу 7.
Измер емый ток (или напр жение) с вывода исследуемой схемы 15 через коммутационную матрицу 7 поступает на вход цифрового измерительного прибора 1 и с его выхода в цифровом виде подаетс  на один из входов элемента 9 сравнени , на вторые входы которых проход т логические сигналы источника 2 питани  через панели . На третьи входы элементов 9 сравнени  подаютс  сигналы с выходов панели 16 дл  разрешени  включени  одного из элементов 9 сравнени . Сменные вставки панелей 3 задают величины параметров, по которым исследуема  схема 15 должна быть забракована, т. е. при по влении «1 в счетчике 5 выводов на первом выходе дешифратора 6 оказываетс  «1 и первый вывод исследуемой схемы 15 подключаетс  к выходу программируемого источника 8 питани . Кро.ме того, на одном из элементов И 10 происходит совпадение логических сигналов с первого выхода дешифратора 6 и с выхода источника 2 питани  через панель 11. Сигнал «1 с выхода выбранного элемента И 10 через панель 16 поступает на вход программируемого Источника 8 напр жени . Измер емый параметр (ток, напр жение ) с вывода исследуемой схемы через коммутационную матрицу 7 проходит на вход цифрового измерительного прибора 1. Цифровой код измер емого параметра поступает на элемент 9 сравнени  и сравниваетс  с задаваемым с помощью панелей 3. Разрешение на подключение одного из элементов сравнени  осуществл етс  одновременно с изменением номинала программируемого источника 8 питани  от управл ющих сигналов с панели 16.
При повышении показаний кода, задаваемого панелью 3, на вход триггера 4 брака поступаёт сигнал «1.
С выхода элемента ИЛИ 13 поступает сигнал, перебрасывающий триггер 4 брака,
и дальнейшее поступление имЪульсов с выхода генератора 14 тактовых импульсов на входсчетчика 5 выводов прекращаетс .
Счетчик 5 выводов сбрасываетс  с выхода триггера 4. При отсутствии сигнала

Claims (2)

  1. «Брак следующий импульс с выхода генератора 14 тактовых импульсов поступает на вход счетчика 5 выводов, наращива  его на «1, н процесс измерени  параметра на следующем выводе исследуемой схемы 15 повтор етс . После измерени  параметра на последнем выводе схемы 15 сигналом с дешифратора 6 сбрасываетс  счетчик 5 выводов и отключаетс  генератор 14 тактовых имнульсов. Использование изобретени  повышает производительность системы контрол  интегральных схем, так как статические испытани  этих схем .провод тс  без участи  цифровой вычислительной машины, котора  в это врем  обрабатывает результаты функционального контрол  на другом измерительном посту. Ожидаемое увеличение производительности системы составл ет 15%. Формула изобретени  Устройство параметрического контрол  интегральных схем, содержаш,ее коммутационную матрицу, соединенную с входными и выходными зажимами исследуемой интегральной схемы, с выходами программируемого источника питани  и дешифратора , входы которого подключены к счетчику выводов, подключенному счетным входом к выходу элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, а второй - с выходом триггера брака, подсоединенного через элемент ИЛИ к выходам элементов сравнени , цифровой измерительный прибор, соединенный с коммутационной матрицей, генератором тактовых импульсов, элементом И и первыми входами элементов сравнени , и источник питани , отличающеес  тем, что, с целью упрощени  устройства, в него введены элементы И, панель коммутации провер емых номеров выводов, панель коммутации управлени  программируемым источником питани  и панели коммутации допустимых значений провер емого параметра , при этом первые группы контактов панели коммутации провер емых номеров выводов и допустимых значений провер емого параметра соединены с выходом источника питани , вторые группы контактов панели коммутации провер емых номеров выводов соединены с первыми входами элементов И, вторые входы которых соединены с выходами дешифратора, а выходы - с первой группой контактов панели коммутации управлени  программируемым источником питани , втора  группа контактов которой подключена к программируемому источнику питани  и к вторым входам элементов сравнени , третьи входы элементов сравнени  подсоединены к вторым группам контактов панелей коммутации допустимых значений провер емого параметра. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 238236, кл. G 06F 15/46, 1970.
  2. 2.Авторское свидетельство СССР № 393748, кл. G 01R 31/28, 1972 (прототип).
SU762430252A 1976-12-10 1976-12-10 Устройство параметрического контрол интегральных схем SU694822A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762430252A SU694822A1 (ru) 1976-12-10 1976-12-10 Устройство параметрического контрол интегральных схем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762430252A SU694822A1 (ru) 1976-12-10 1976-12-10 Устройство параметрического контрол интегральных схем

Publications (1)

Publication Number Publication Date
SU694822A1 true SU694822A1 (ru) 1979-10-30

Family

ID=20686722

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762430252A SU694822A1 (ru) 1976-12-10 1976-12-10 Устройство параметрического контрол интегральных схем

Country Status (1)

Country Link
SU (1) SU694822A1 (ru)

Similar Documents

Publication Publication Date Title
US5610925A (en) Failure analyzer for semiconductor tester
GB1019416A (en) Improvements relating to testing equipment
US4743842A (en) Tri-state circuit tester
SU694822A1 (ru) Устройство параметрического контрол интегральных схем
SU578628A1 (ru) Устройство дл контрол разобщенных цепей электрического монтажа
JPS56147205A (en) Software automatic testing system of programmable controller
SU1084804A2 (ru) Устройство дл отладки тестов
KR930006962B1 (ko) 반도체 시험방법
JPH0933619A (ja) 半導体試験装置における周波数測定方法
SU700844A1 (ru) Устройство дл автоматической проверки правильности электромонтажа
SU699452A1 (ru) Устройство дл автоматического контрол электрических цепей
SU761949A1 (en) Apparatus for locating short circuits of electric wiring
SU1003099A1 (ru) Сигнатурный анализатор дл контрол цифровых блоков
US5130648A (en) Instrument for checking the operational state of an ic-circuit
SU1385105A1 (ru) Устройство сигнатурного контрол проводных соединений
SU808997A1 (ru) Устройство дл контрол разоб-щЕННыХ цЕпЕй элЕКТРичЕСКОгО MOH-ТАжА
RU1774295C (ru) Устройство дл разбраковки электронных приборов
SU744615A1 (ru) Устройство дл проверки монтажа релейных схем
SU1101762A1 (ru) Устройство дл предварительной проверки транзисторов
SU941910A1 (ru) Устройство дл обнаружени места короткого замыкани двух электрических цепей
SU1765817A2 (ru) Тестопригодное логическое устройство
SU830405A1 (ru) Устройство дл проверки монтажа
RU1775691C (ru) Устройство дл измерени электрических параметров интегральных микросхем
SU723575A1 (ru) Устройство дл контрол дискретных блоков
SU1003090A1 (ru) Устройство дл контрол цифровых узлов