Цель достигаетс тем, что в предполагаемом устройстве, содержащем блок ввода тестов , входной регистр, коммутатор, блок индикации и блок сравнени , причем первый выход блока ввода тестов соединен со входом входного регистра, информационные выходы которого соединены с первой группой информационных входов коммутатора, втора группа информационных входов коммутатора вл етс гр ттлой входов устройства,, перва группа информационных выходов коммутатора вл етс группой выходов устройства втора группа Н)1формационных выходов коммутатора соединена со вхо/;ами блока сравне}ш , дополнительно введены первый и второй блоки сканировани , первый и второй переключатели и блок пам ти, причем управл ющий выход блока ввода тестов соединен с управл ющими входами блока пам ти и первого и второго блоков сканирова1ш , информационные выходы блока сравнени соединены с информационными входами первого блока сканировани , выход которого соединен с информационным входом первого переключател , информационные -входы второго блока сканировани со динены со входами и выходами устройства, выход второго блока сканировани соединен с информационным входом второго переключател ; выходы блока пам ти соединены с управл ющими входам первого и второго переключател , выходы первог и второго переключателей соединены со входами блока индификации. Кроме того, в дополнительно предлагаемое устройство введены (п-2) блока сканировани и (п-2) переключател , причем информационные входы (п-2)-блоков сканировани соединены со входами и выходами провер емого ус ройства, управл ющие входы (п-2)-х блоков сканировани соединены с управл ющим выходом блока ввода тестов, информационный выход каждого из (п-2)-х блоков сканировани соединен с информационным входом соответствующего из (R-2)-х переключателей, управл ющие входы которых соединены с выходами блока пам ти, выходы (п-2)-х переключателей соединены со входами блока индикации. Допол нительно в предлагаемое устройство введен блок ручного ввода тестов, дополнительный блок сканировани и дополнительный переключатель , причем выходы блока ручного ввода тестов соединены с информационными входами дополнительного блока сканировани , управл ющие входы которого соединены с выходом блока пам ти, выход дополнительного блока сканировани соединен с информационным вхо дом дополнительного переключател , управл ющий вход которого соединен с выходом блока ввода тестов, выход дополнительного переключател соединен с дополнительными информационными входами входного регистра. На фиг. 1 изображена функциональна схема предлагаемого устройства, обеспечивающего индикацию значений сигналов на выводах конт ролируемого дискретного блока и результатов сравнений сигналов на выходах зтого блока с эталоном; на фиг. 2 - функциональна схема предлагаемого устройства, отображающа .(п-2) состо ний или параметров сигналов на выводах контролируемого дискретного блока на фиг. 3 - функциональна схема всего устройства , обеспечивающего изменение вручную теста введенного с носител . Функциональна схема (фиг. 1) состоит из блока 1 ввода тестов, св занного с входным регистром 2, первым 6.1 и вторым 6.2 блоками сканировани и блоком 7 пам ти. Информационные выходы входного регистра 2 соединены с первой группой информационных входов коммутатора 3, втора группа информационных входов коммутатора 3 вл етс группой входов контролируемого дискретного блока 5. Перва группа информационных выходов коммутатора 3 соединена с группой выходов блока 5, втора группа информационных выходов коммутатора 3 соединена со входами блока 4 сравнени . На первую группу информационных входов блока сканировани 6.2 подаютс сигналы со входов блока 5, а на вторую группу информационных входов блока сканировани 6.2 подаютс сигналы с выходов контролируемого блока 5. Выходы блоков 6.1 и 6.2 сканировани соединены соответственно с информационными входами переключателей 8.1 и 8.2 управл ющие входы которых св заны с выходами блока 7 пам ти. Выходы переключателей 8.1 и 8.2 соединены с блоком 9 индикации. Устройство контрол дискретных блоков работает следующим образом. Блок 1 ввода тестов осуществл ет ввод контрольного теста во входной регистр 2, где размещаетс информаци как о входных сигналах дл контролируемого блока 5, так и информаци об ожидаемых сигналах с выходов блока 5. Коммутатор 3 обеспечивает подключение испытательных сигналов ко входам провер емого устройства, а также подключенне ко входам блока 4 сравнени выходных сигналов от контрольного блока 5 и ожидаемых сигналов, записанных в контрольном тесте. Блок 4 сравнени обеспечивает на своих выходах сигналы, указывающие на неравенство сигнала от контролируемого блока 5 и ожидаемого сигнала по каждому выходу раздельно. Блок 4 сравнени имеет число пар входов равное суммарному числу t входов и выходов контролируемого блока 5. Коммутатор 3 обеспешвает дл каждого входного контакта блока 5 замыкание соответствующей пары входов блока 4 сравнени . Дл того, чтобы обеспечить быструю оцену места неисправности в контролируемом блое целесообразно на индикаторном табло расоложить отображаемые сигналы в соответствии их, функциональным назначением, в то врем как в реальных контролируемых дискретых блоках такой упор доченности входных выходных контактов создать не представ57 л егс возможным. Дл этого в предлагаемом устройстве блок 1 ввода тестов вводит в блок 7 пам ти, перед вводом тестов, информацию на соответствие номера К одноименного выход блока 4 сравнени и номера t индикатора.. Эта информаци записана в контрольной программе . Во врем тестировани одним контрольным тестом блок 1 ввода теста осуществл ет выдачу f управл ющих импульсных серий , подаваемых на входы блока 7 пам ти и на управл ющие входы блоков 6.1 и 6.2 сканировани . Номера управл ющих импульсных серий поставлены в соответствие с номерами контактов кЬнтролируемого дискретного блока, одноименнь ми выходами блока сравнени , чейками пам ти блока 7 пам ти и парами входов блоков 6.1 и 6.2 сканировани . Период тестировани одним контрольным тестом равен или больше периода управл ющих импульсных серий, а импульсные серии сдвинуты меж ду собой так, чтобы обеспечить отсутствие сов падени импульсов, под воздействием управл ющих серий блоки 6.1 и 6.2 сканировани осу ществл ют преобразование параллельных кодов выходных сигналов блока 4 сравнени и сигналов , существующих на контактах контролируемого блока, в последовательный код, причем в последовательном коде за один период управл ющих серий на выходах блоков 6.1 и 6.2 сканировани по вл ютс сигналы со всех выходов блока 4 сравнени и всех контактов кон ролируемого блока. Одновременно блок 7 пам ти под воздействием произвольной К-той управл ющей серии считывает из k-той чейки пам ти t-тый номер индикатора и через внутренний дешифратор выдает управл ющий сигнал, на t-том выходе, соединенном с t-тыми управл ющими сигналами переключателей 8.1 и 8.2. Переключатели 8.1 и 8.2 пропускают на t-тые выходы сигналы от выходов блоков 6.1 и 6.2 сканировани в интервал соответствующий импульсу k-той серии, т.е. сигнал соответствующий k-тому вы ходу блока 4 сравнени и k-тому контакту провер емого устройства. Сигнал на t-том вхо де повторитс через период управл ющей серии . Блок 9 индикаторов содержит в данном случае 2Е чеек пам ти, например, триггеров, управл ющих индикатором. Индикатор должен быть многозначным, например Щ1фровой лампой . Таким образом, предлагаемое устройство обеспечивает, за счет дополнительной информа ции, включенной в контрольную программу произвольное расположение на индикаторном табло отображаемой информации. Функвдональна схема устройства, изображенного на фиг. 2, состоит из тех же блоков, что и схема на фиг. I, однако здесь добавлены еще (п-2) блоков сканировани и (п-2) переключател . Количество этнх блоков должно быть выбрано при конкретном проектировании . Дополнительные блоки (п-2) cKairnpoвани подключены к контактам контролируемого дискретного блока, но осуществл ют преобразование параллельного кода не самих сигналов, а каких-либо их параметров, например , амплитуды, длительности и т.п. Переключатели (п-2) работают аналогично переключател м 8.1 и 8.2 и выдают в момент действи f-той управл ющей импульсной серии на k-том выходе, подключенном к k-тому, индикатору, значение параметра сигнала на Е-том контакте провер емого устройсгва. В блоке 9 инш1кащга в этом случае должны быть применены п-значные индикаторы, и каждый из них должен иметь п триггеров ( чеек пам ти). Функциональна схема устройства (фиг.З) кроме блоков, содержащихс в схеме на фцг. 1 имеет дополнительный блок 10 ручного ввода тестов, допол {ительный блок 11 сканировани и дополн1- тельнь Й переключатель 12, причем выходы блока 10 pj iHoro ввода тестов соединены с информац1юниь ми входами блока 11 ска {ировани , выход блока 11 скага1ровани с информационным входом переключател 12, выход переключател 12 с дополгапельными входа.мк входного регистра 2. Выходы блока 1 ввода тестов дополнительно св заны с управл ющими входами дополнительного переключател 12, и выход блока 7 пам ти дополш{тельно св зан с заправл ющими входами дополнительного блока 11 сканировани . Блок 10 ручного ввода тестов выполнен в виде клавиатуры, при этом целесообразно KOHCTpjTCTHBHO клавиши св зать с индикаторами блока 9 инднкащш. При нажатии k-той клавиши, расположенной р дом с k-тым индикатором , на k-TOM входе блока П - сканкровани и на входе переключател 12 по витс сигнал в irTOM временном положении. Под воздействием 8-той управл ющей серии от k-той клавиши, прошедшей допол1штельный блок 11 сканировани , по витс на S-TOM выходе дополнительного переключател 12 и соответственно на дополнительном входе -того триггера входного регистра 2 и изменит его состо ние . Таким образом, можно скорректировать тест, введенный с носител , итш набрать полностью дополнительный тест. Этот тест можно вывести на носитель и таким образом скорректировать контрольную программу, вывед ее на устройство вывода. Устройство контрол дискретных блоков можно использовать дл контрол узлов.на печатных платах, блоков вычислительных средств, а также дл проектировани аппаратуры на стади х отработки схемных решений и разработки документации. Формула изобретени 1. Устройство дл контрол дискретнь1х блоков содержащее блок ввода тестов, входной регистр, коммутатор, блок индикации и блок сравнени , причем первый выход блока ввода тестов соединен со входом входного регистра, информационные выходы которого соединены с первой группой информационных входов коммутатора, втора группа информационных входов коммутатора вл етс группой входов устройства, перва группа информационных выходов коммутатора вл етс группой выходов устройства, втора группа информационных выходов коммутатора соединена со входами i блока сравнени , отли чающеес тем, что, с целью повыцкни производительности, в устройство введены пер вый и второй блоки сканировани , первый и второй переключатели и блок пам ти, причем управл ющий выход блока ввода тестов соеди нен с управл к цими входами блока пам ти и первого и второго блоков сканировани , ин формационные выходы блока сравнени соеди нены с информационными входами первого бл ка сканировани , выход которого соединен с информационным входом первого переключател , информационные входы второго блока сканировани соединены со входами и выхода ми устройства, выход второго блока сканиро- BaifflH соединен с информационным входом вт рого переключател , выходь блока пам ти со единены с управл ющими входами первого и второго переключател , выходы пернсно и второго переключателей соединены со входами блока юашкации. 2.Устройство по. п. 1, о т л н ч а ш щ ее с тем, что, с целью пов1)шени производительности , в него введены (п-2) блока скакировани и () переключателей, причем информационные входы (п-2)-х блоков сканирова1ги соединены со входами и выходами устройства, управл ющие входы (п-2)-х блоков сканировани соединены с управл ющими выходом блока ввода тестов, информационный выход каждого из. (п-2)-х блоков сканировани соединен с информационньгм входом соответствующего из (п-2)-х переключателей. ;щравл ющие входы которых сое йнекы с выходами блока пам та, 1 ыходь (п-2)-х переключателей соединены со входами блока индикации . 3.Устройство по пп. 1 и 2, о т л и ч аю щ е е с тем, что, с целью повьплени производительности, в него введен блок ручного ввода тестов, дополнительный блок сканировани и дополнительный переключатель, причем выходы блока ручного ввода тестов соединены с информационными входами дополнительного блока сканировани , управл ющие входы которого соединены с выходом блока пам ти, выход, дополнительного блока сканировани соединен с информационным входом дополнительного переключател , управл ющий вход которого соединен с выходом блока ввода тестов, выход дополнительного переключател соединен с дополнительными информапзонными входами входного регистра. Источники информаи и, прин тые во внимание при экспертизе 1.Патент США № 3633016, кл. , 1971.