SU1003099A1 - Сигнатурный анализатор дл контрол цифровых блоков - Google Patents

Description

Изобретение относитс  к контрольно-измерительной технике и может быть использовано дл  контрол  цифровых блоков радиоэлектронной аппаратуры .

Известно устройство контрол  многовыходных цифровых узлов, содержащее генератор тестовых наборов, свертку по модулю два, регистр сдвига , сумматор по модулю два, лндикатор и по числу выходнцос кангшов регистры сдвига с сумматором по моду- лю два в цепи обратной св зи С 3

Недостатком такого устройства  вл етс  аппаратурна  .сложность и св занна  с этим низка  надежность его работы.

Наиболее близким к изобретению техническим решением  вл етс  сигнатурный анализатор дл  контрол  цифровых блоков, содержсцций блок управлени , соединенный своим первым выхвдом через задатчик тедтов с входами контролируемого блока, вторым и .третьим выходами соответственно с первым и вторым входами блока сжати  информации, блок питани , контактный зонд и индикатор сигнатуры С 23.

Недостатком известного сигнатурного анализатора  вл етс , низка  достоверность контрол  вследсдвие того, что в момент получени  сигратуры может иметь место нарушение контакта между зондом и контрр шруемой точкой блока. Это приводит к искажению значени  снимаемой сигнатуры в данной точке и прин тию неправильного ре10 шени  о годности блока.

Цель изобретени  - повьгиение достоверности контрол .

Поставленна  цель достигаетс  тем, что в сигнатурный анализатор дл 

15 контрол  цифровых блоков, содержащий блок управлени , соединенный первым входом через задатчик тестов с входами контролируемого блока, вторым и третьим выходами соответст20 венно с первым и BTOEftjM входами блока сжати  информации, блок питани , контактный зонд, соединенный входом с выходом контролируемого блока, и первый индикатор, введены первый и вто25 рой резисторы, первый и второй дифференциальные усилители, первый и второй элементы И,второй индикатор, .триггер и буферный регистр, соединенный выходом с входом первого индикатора , первым входом - с выходом

блока сжати  информации, вторым входом - с выходом первого элемента И, первый вход которого соединен с четвертым выходом блока управлени , второй вход - с выходом триггера, соединенного первым входом с вторым входом блока сжати  информации, вторым входом - с входом второго индикатора и выходом второго элемента И, первый.вход которого соединен с выходом первого дифференциального усилител , второй вход - с третьим входом блока сжати  информации и выходом . второго дифференциального усилител , соединенного первым входом с первым выходом блока питани , вторым входом с первым входом второго дифференциального усилител , выходом зонда и первыми выводами первого и второго резисторов, второй вход первого дифференциального усилител  соединен с вторым выходом блока питани , третий и четвертый выходы которого соединены соответственно с вторыми выводами первого и второго резисторов.

На фиг. 1 приведена блок-схема сигнатурного анализатора дл  контрол  цифровых блоков на фиг.. 2 - блоксхема сжати  информации.; на фиг. 3 пример реализации блока управлени .

Сигнатурный анализатор дл  контрол  цифровых блоков 1 содержит бло 2 управлени , задатчик тестов 3, бло 4 сжати  информации, блок 5 питани , контактный зонд 6, первый индикатор 7, первый 8 и второй 9 резисторы, первый 10 и второй 11 дифференциальные усилители, первый 12 и второй 13 элементы н, второй индикатор 14, триггер 15 и буферный регистр 16.

Блок 4 сжати  информации представ л ет собой сдвигающий регистр 17, охваченный кольцом обратной св зи через элемент 18 сложени  по модулю два.

Блок 2 управлени , состо щий из генератора 19, элемента И 20, триггера 21, счетчика 22, дешифратора 23/ элемента ИЛИ 24, кнопок 25 и 26, синхронизирует работу всего устройства , вырабатыва  сигналы Начало, Сдвиг, Конец и Адрес.

Задат чик тестов 3, представл ющий собой блок посто нной пам ти, по адресу , задаваемому блоком 2 управлени , выдает на контролируемый.блок 1 последовательность контрольных тестов .

Контактный зонд 6 осуществл ет подключение контрольных точек цифрового блока 1 через второй дифференциальный усилитель 11 к входу блока 4 сжати  информации.

Триггер 15 и элемент И 12 вырабатывают сигнал вывода сигнатуры из блока 4 сжати  информации в буферный

регистр 16, состо ни  которого индицруютс  на индикаторе 7.

Первый 8 и второй 9 резисторы, подключенные соответственно к выводам Корпус и +5 В блока 5 питани , выбраны таким образом, что в их общей точке возникает запрещенный потенциал около +1,5 В в случае, если отсутствует контакт между зондом 6 и контрольной точкой блока 1. В случае наличи  контакта в общей точке резисторов 8 и 9 присутствуют сигналы логического О ( 0,4 В или логической 1 (7/2,4 В).

Первый 10 и второй 11 дифференциальные усилители и второй элемент И 13 осущес твл ют измерение потенциала в контрольной точке, котора  подключаетс  через зонд 6 на первый (отрицательный ) вход первого 10 дифференциального усилител  к второй f положительный ) вход второго 11 диф ференциального усилител . На второй (положительный) вход первого 10 дифференциального усилител  подаетс  с блока 5 питани  верхнее опорное напр жение +2,4 В, а на первый (отрицательный ).вход второго 11 дифференциального усилител  подаетс  нижнее опорное напр жение +0,4 В с блока 5 питани .

Индикатор 14 фиксирует на своем табло о.тсутствие контакта.

Устройство работаетследующим образом.

По нажатию кнопки 25 триггер 21 блока управлени  2 устанавливаетс  в положение, которое бло1 ирует поступление импульсов с генератора 19 чере элемент И 20 на счетчик 22, который устанавливаетс  в исходное состо ние . По нажатию кнопки 26 Пуск триггер 21 открывает элемент 20 И и импульсы с генератора 19 поступают на счетчик 22. Дешифратором 23 вырабатываютс  командные импульсы Начало и Конец, а между ними элемент ИЛИ 24 вырабатывает серию импульсов сдвига, поступающих на блок 4 сжати  информации. Счетчик .22 вырабатывает адрес, .поступающий на задатчик тестов 3.

По сигналу Начало блока 2 управлени  блок 4 информации сбрасываетс  в исходное состо ние,а триггер 15 устанавливаетс  в положение, открывающее вентиль И 12. Задатчик тестов 3 в соответствии с адресами из блока управлени  2 на контролируемый блок 1 последовательно один элементарный тест за другим. Последовательность логических сигналов ( О 0,4 В и 1 2,4.в; через зонд б поступает на входы дифференциальных усилителей 10 и 11. При наличии контакта между зондом 6 и контролируемой точкой блока 1 первый 8 и второй 9 резисторы не мен ют

потенциапов логических О и 1 на входе дифференциальных усилителей 10 и 11, входах усилителей на выходе первого 10 усилител  присутствует 1, на выходе второго 11 усилител  - О, при 1 на входе усилителей на выходе первого 10 усилител  - О, на выходе второго 11 усилител  - 1, На выходе элемента И 13 сигнал всегда равен 6 и индикатор 14 показывает наличие контакта, а вентиль И 12 открыт триггером 15.

Последовательность нулей и единиц в контролируемой точке блока 1 повтор етс  на выходе второго дифференциального усилител  11 и поступает на вход блока 4 сжати  информации, куда записываетс  по сигналам Сдвиг с блока 2 управлени .

По сигналу Конец с блока 2 управлени , проход щего через открытый вентиль И 12, осуществл етс  перепис информации из блока 4 сжати  информации в буферный регистр 16 и индикаци  ее на индикаторе 7 сигнатуры. Если за врем  между сигналами Начало и Конец произошло нарушение контакта между зондом б и контролируемой точкой блока 1, в точке между первым 8 и вторым 9 резисторами устанавливаетс  запрещенный потенциал +1,5 В. В результате на выходах . обоих усилителей 10 и 11 присутствуе одновременно уровень 1. На выходе элемента И 13 возникает сигнал 1, который устанавливает триггер 15 в положение, блокирующее элемент И 12. Индикатор 14 показывает отсутствие контакта. Возникающий затем сигнал Конец не проходит через элемент И 12 и не ВЦВОДИТ информацию из блока 4 в регистр 16.

Таким образом, запись в буферный регистр 16 осуществл етс  только в том случае, если за врем  сн ти  сигнатуры между сигналами Начало и Конец не по вл лс  сигнал отсутстви  контакта с элемента И 13.

Введение первого 8 и второго 9 резисторов, первого 10 и второго 11 дифференциальных усилителей, первого 12 и второго 13 элементов И, индикатора 14, триггера 15 и буферного регистра 16 позвол ет повысить достоверность контрол  за счет непрерывного анализа наличи  контакта между зондом и контролируемой точкой блока

и исключает возможность искаж«зни  сигнаруты в процессе ее съема.

Claims (2)

1.Авторское свидетельство СССР по за вке № 2769899/24,

кл. G 06 F 15/46, 1979.

2.Сигнатурный анализатор.- Элек троника, 1977, № 5, с. 23-33 (прототип ) .