SU678489A1 - Устройство дл оптимизации структуры сложных систем - Google Patents

Description

1

Изобретение относитс  к области -вычислительной техники и может быть использовано дл  конструировани  сложных систем при оптимизации структуры систем, состо щей из п подсистем различного типа, по критерию минимума суммарной характеристики выбранных вариантов подсистем с учетом св зей междуними.

Известны устройства, проидвод щие выборку и суммирование значений параметров 1, однако они решают ограниченный класс задач. Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  оптимизации размещени  центров радиальной сети по минимуму суммарной стоимости линии с§ зи 2, содержащее блок пам ти, сумматор , блок сравнени -И блок выдачи.

Недостатком известного устройства  вл етс  невозможность решейи : задачи оптимизации систем со сложной структурой.

Целью изобретени   вл етс  расширение класса решаемых задач.

Поставленна  цель достигаетс  тем, что в предложенное устройство введены коммутатор, блок управлени  и блок задани  вариантов структуры.

Первый вход блока задани  вариантов .структуры подключен к первому входу блока выдачи результатов и hepBOMy входу коммутатора, выход которого соединен с первым входом сумматора, выход KOToi 6rd к первому входу блока сравнени  и ко второму блока выдачи результатов. Выход блока сравнени  соединен с третьo им входом блока выдачи результата, . выход которого подключен ко второму входу блока сравнени . Первый, второй , третий, четвертый и п тый вы- , ходы блока управлени  соединены со5 ответственно со входом блока задани 

варйантЬв б рУ1к руры7 йо вттэрйй вхЬдом коммутатора, со вторым входом сумматора, со вторым входом блока сравнени  и с четвертТйм входом бло0 ка выдачи результата. Вход блока управлени  подключён ко второму выходу блока задани  вариантов.структуры. Выход блока пам ти соединен с трёт.ьим входом коммутатора.

5

Блок задани  вариантов структуры содержит регистр, выходы которого через дешифратор соединены с первыми входами элементов И, вторые входы которых объединены и  вл ютс 

0 входами блока задани  вариантов

структуры. Выход ; одного элемента И Й дключён k первому ВХОДУ первого

узла выбора варианта структуры, ёы 5сйда|других элементов и - с первыш входами элементов fflffi,Iffо 1даГШШГ котЬ1Ш 1шШпйчШеГ Т1ТШр- - вйМ вйходам соответствующих узлов Bfci6opa варианта структуры кроме последнего , первый выход котбрбгб : объединен с выходами дешифратора и  вл етс  вторым выходом блока задани  вариантов структуры. Выходы элементов ИЛИ подключены к первым вхо Ш Ъбо ёётствующих узлов выбора варианта структуры. Вторые входы узлов выбора варианта структуры обЪеди ены и  вл ютс  входом блока задани  вариантов структуры. выхода узлов выбора варианта структуры объединены и  вл ютс  йервйм выходом блока задани  вариантов структуры.

Узел выбора варианта струкгуры Ъсэд ржит регистр, выходы йоторото соединены со входами дешифратора, ввСхбдЁГ КЬторогр непосредственнр под лй1ены к первым входам элементов И первой группы.и через элементы НЕ к первым входам элёме:нтов и втЪрой группы. Втбрые входы элементов И первой и второй групп подключ е1Ш

выход м сооТвёТствуюадих три Геров,

кроме последнего, а последнего - f -fsjfgp-a сОединен & пё ЬвйМ Входом эле;мента ИЛИ. ;вход §лшён;та ;;

ИЛИ уГйЗГйГетс  втЬрым входом У8ГлаВЫ65pt 1арианта ет)Укту;риГ-еодавёТ(5твуйщие входы элемента ИЛИ подключеЙЫ к выходам элементов И группы. Выходы элементов И f ftnlSr-ч рез элементы задержки дйнейы с первыми входами трйггеров, кроме первого. Вторые входы триггеров объединёны и  вл ютс  первым входом узла выбора варианТов ст ктуры . Первый вход первого 1 1г а объединен со входом элемента задерж%1 й  ёл етс  вторь м входо лу зла выбора варианта структуры. Вьахода элемейта задержки подключен к выходу эл5лента ЯИ и  йл етс-  первым вй зсодомузла выбора вариайт аТГТб)уктуры .

БлЪ й угфавлени  содержит первый, второй К третий Т15йггёры, генератор, первый,-и второй элементы И, первый, вторбйхи третий дешифраторы,пёрвйй и вторЬй шифраторы, первый второй и третий счетчики. Выход первого,триг ifepa подключен к первому входу первого , элемента И, второй вход которого сое дин ей с выходом генератора и 1Э ШрШй входом второго элемента И, -в ор5й йбтЬ ибго: подключен к выходу Второго триггера, первый и второй входы которого соединены со тёётствейно с первым и вторым вхо °-ЩШ пёрВОго триггера и с первыми -- ,:|-ШШ« пёрвого и второго дешифра678489

:торов. Выход второго элемента И подключен ко входу первого счетчика, вйхОд которого соединен со входом первого дешифратора, первый выход которого подключен к первому входу рёТьегЬ TjiHrrepa и  вл етс  первым выходом блока управлени . Второй и Т ретий выходы первого дешифратора

 вй йтс  соответственно четвертым и п т.ым выходами блока управлени . Второй вхбд третьего триггера объединен со входами первого шифратора и  вл етс  входом блока управлени . Выход третьего триггера соединен со входом генератора. Входы первого шифт 1тора подключены ко входу блока управлени . Выход первого шифратора

соёданен егПёе)Шй входом второго ёчетчйкй, й1аХОД которого подключен ко входу второго дешифратора, собтветствующиевыходы которого объеЙйнёны и  вл ютс  вторым входом блока у1траёлёйй  и соединены со входа Ш вто1эбгб шифратора, ВЙХОД которого подключён к первому входу третьего счетчика, второй вход которого соедийён с вйходом первого элемента И и  вл ё тс  третьим выходом блока управлени  . Выхбд третьего счетчика соеДинёй со входом третьего дешифратора , первый выход которого подклю feHi«o tffBt30is s Входу второго счетчика , а соответствующие выходы подйлюЧ:еньа ко второму . блока управлени . Второй вход- первого т&иггёра  йЛ етс  вторым входом блбка

уг1равлени  - ..

На фиг. 1 дана структурна  схема устройства; на фиг. 2 - схема блока §Шани  вариайтов структуре г н а фиг. 3 - структурна  схема блока управлени ; на фиг. 4 - вариант схеШ KbMMytMTolxa.,.

Устройство ДЛЯ оптимизации ьлож

ШхЬистем содержит блок задани  ва йайтов структуры 1, ко15 Йутатор 2, сумматор 3, блок сравнени  4, блбк В1лйачй результата 5, блок пам ти б и блок управлени  7.

ЗсЩанйЯ ва)Иайтов структуры содержит узлы выбора варианта 8-10, элементы ИЛИ 11-13, триггеры 14-16, элементы И 17-2 О, элемёйтй задержки 21-23, элементы НЕ,24, 25, дешифраторы 26, 27, регистры 28, 29 и элементы И 30-32, ШИНЫ 33-35.

Блок управлени  содержит шйну Запуск 36, триггеры 37-39, гене1затор тактовых импульсбв 40, злемзйтйИ 4i, 42, шину 43, подключенную к сумматору, шифраторы 44, 45, счетчик-сумматор 4б, дешифраторы 47-49, счетчик 50, счетчик 51 с предварительным занесением, шину 52, подкл1о ченную к выходу дваифратора 27, ,1ийну 53, подключенную к блоку сравнени  4, шину 54, подключенную к блокувыдачи результата 5, шйну 55, подключённую ко вхдДу эле1 1ентов И 30-32, шину 56, подключенную к выходу 35 блока задани  вариантов 10, Устройство работает следующим о разом. Перед началом оптимизации в регистр числа подсистем 29 записыва с  колйчество оптимиз тем. Например, при t подсистемах, н выходе i n-t дешифратора 27 по вл етс  разрешающий сигнал, открываю щий элемент И 31 дл  прохождени  че I рез него сигналов сдвига поШййё 33 с выхода 55 дешифратора 49 блока уп равлени  на вход соответствующего узла выбора варианта структуры. Сиг нал с i-ro выхода дешифратора 27 по шине 34 через 1)аифратор 45 поступает на счетчик с предварительным занесе нием 51. При этом разрешающий сигна по вл етс  на 1-м выходе дешифратора 48. Этот сигнал поступает на все вертикальные р ды элементов И комму татора, имеющие индекь вида y/kt и на±-й вход шифратора 44, а с его выхода - в счетчик-сумматор 46, с выхода которого через i-й выход j eшифратора 47 разрешающий сигнал поступает на все гориз-онтальннё i5frS 3 элементов И коммутатора, имеющие индекс rs/i+l,t.. Таким образом, на входы элемента И 1,1/1+1, I коммутатора подаетс  разроаающий сигнал с блока 2 с выхо да триггеров (Т-ц -1)-го триггера 1-го узла и .{Tjfi v -1)-го триггеров следующего (i+l)-ro узла выбора вариантов , с блока управлени  (с выходов i дешифраторов 47 и 48). Управл ющий вход данного элемента И подключен.к выходу регистра блока пам ти б, содержащего значение карактерйсфики общих элементов первОго варианта подсистемы i с первым вариантом подсистемы 1+1.. Это значе ние характ рнстИкй общих элементов с выхода: элемента И подаетс  на сум матор 3. Причем в соответствий и функционалом значени  характеристик ки обпшх элементов-различных под . систем  оступают Со знаком минус , а значение Характеристики варШй; подсистемы - со знаком плюс. , . Сигнал Запуск устанавливает через соответствующие элёмен ИЛИ vi элемент задержки (дл  узла 1-го выбора вариантов 12 и 23) первые а риггеры. вЬехузлов выбора вариантрв в 1, создава  тем самым на В1аходе блока задани  вариантов с .;груктуры комбинацию вариантсЬв подсистем. Одновременно сигнал Запуск устанавливает триггер 4 в;положение и запускает генеРс| .тор тактовых импульсов 5, а также: устанавливает триггер 38 в поло-женйе . После этого импульCKI генератора тактовых импульсов 4г5 через элемент И 41 начинает проходить на вход С етчйка-суйМатора 46. Первый импульс генератора складываетс  с числом, подаваемым с шифратора 44, которое до этого устанавливало напр жение на 1-м выходе дешифратора 47, после чего напр жение по вл етс  на (1+1)-ом выходе этого дешифратора. Это напр жение подаетс  на вСё г-ОризонТальные pSS элементов И с индексом rs/i+2,t, благодар  чему открываетс  элемент И 1,1/1+2,f, и на сумматор посту- . пает дл  сложени  с предьщущим значение характеристики общих элементов первого ва1рйанта подсистемы 1 с первым вариантом Следующей подсисТемы 1+2 и т.д. до t-ro импульса генератора тактовых импульсов, который открывает последний элемент И дайного вертикального р да. После этого на блок вычислени  поступает значение Ха:рактёрйстйкн первого варианта подсистема 1. После следующего импульса генератора сигнал с последнего п+1-го выхода дешифратора 47 поступает на вход счетчика с предварительным занесением 51 и складываетс  с числом, поступившим дешифратор 27 от регистра числа подсистем 29. В результате напр жение по вл етс  на следующем (1+1) выходе дешифратора 48 и поступает на (1+1)-и вход шифратора 44. Следующий импульс генератора вызывает по вление напр жени  на (1+2)-ом выходе дешифратора 47. При этом открываютс  элементы 1+1/1+2,1 коммутатора., и на сумматорпоступает значение характеристики общих элементов первого варианта подсистемы (1+1) с первым вариантом подсистемы 1+2, и т.д. до суммировани  последнего значени  характеристики первого варианта последней подсисте «л. После этого на (п+1)-м выходе дешифратора 48 по вл етс  напр жение, устанавливающее триггер 37 в положение О, а триггер 38 в положение I 11 I I в результате сигналы генератора тактовых импульсов прекращают проходить через элеМей И41 и начинают проходить через элемент И 42 на вход счетчика 50. Сигналы с выходов дешифратора 49, объединенных кодовыми шинами 52 и 53 используютс  соответственно дл  управлени  блоком сравнени  4 и блоком 5. Значение суммарной характеристики с выхода блока вычислени  суммарной, характеристики поступает на вход схет сравнени , где сравнйваётс  со значением суммарной характеристики предыдущей комбинации вариантов, поступающим из регистра записи суммарной характеристики блока выдачи результата, вели новое значение больше предйдуще1 6 , то сигнал на вых:оде сравнени  открываетпервый элемент И блока выдачи результата, через коорый в регистр записи комбинации блока задани  варианто1в структуры оступает нова  комбинаци ми второй

лемент И блока выдачи результата, ерез который в Е ёгистр записи сумарной характеристики с вьахбда суматора поступает новое значение сумарной характеристики выбранной комбинации вариантов. Если новое значение суммарной характеристики больше старого, в регистрах сохран ютс  старые значени . После того как счетчик 50 отсчитает число сигналов, необходимое дл  управлени  схемой сравени  и блоком управлени , следуюий сигнал генератора тактовых имйульсйв вызывает по вление напр жени  сдвига на последнем выходе деифратора 49, которое устанавливает триггер 37 в положение , а трйггер 38 в положение О . Одновременйо напр жение сдвига по. ши«е 34 через открытый элемент И 31 и элемент ИЛИ 11 поступает на вход первого триггера i-ro узла выбора варианта 9, устанавлива  его в состо ние О. Йрй этом на выходу ригрера 14 1т6йвл етс  сигнал, который через элемент .И 14, открытый нулевом сост.о нии 1-го захода fliaiiHlppaT opa 26, и элемент задержки устанавливает следу1ющий триггер в ссЬто ние . 1 ,

открива  тем самым элементы И коммутатора , св занные с регистрами блоТка пам ти, где хран тс  данные соответствующие второму варианту данной подсйстёки и т.д. до последнего Г-говарианта установленного

а.рёгкст ре числа вариантов 28. На выходе дешифратор а этого регистра прйсутствУет разрешающий сигнал, открывающий элемент И 17, через который сигнал запуска, пройдЯ 1ерез элемент ИЛИ .12 и элемент задержки 23, снова устанавливает первый триггер состо ние . Через элемент ИЛИ 13 сигнал поступает на вхой Следующего (i+l)-ro узла выбора варианта и переводит его первый триггер из Состо ни  1 в состо ние О . При этом следующий триггер устанавливаетс  в состо ние , и открываЬтс  элементы И коммутатора. Св занные с  чейками, соответствующими второму варианту второй подсистемы . .

ПоЬле перебора всех вариантов первой .лодсистемы сигнал сдвига вызываетпереход к третьему варианту второй подсистемы и т.д. до последнего записанного в регистрёчисла

вариантов второй подсистемы. После этого сигнал сдвига переходит на следующий (1+2)й выбора варианта структуры и т.д. д6 окончани  перебора, когда сигнал с выхода п-го узла выбора варианта поступает на второй вход триггера 39 и устаНafiimiaaeT его в состо ние О и.

IMESisaiteii-JEiis

тем самым, выключает генератор импульсов 40, После этого устройство работу заканчивает. При 3TON: в региСтра:х записи комбинации и записи суммарной характеристики блока выдачи результата записаны искома  комбинаци  и соответствующее ей зна ,чение суммарной характеристики, которые выдаютс  на индикаторы.

Предложенное устройство благодар  наличию новых блоков и св зей между ними обеспечивает решение задачи оптимального выбора структуры системы.

Claims (4)

1. Устройство дл  оптимизации структуры сложных систем, содержащее блок пам ти, сумматор,.блок

сравнени  и блок выдачи результата, о т Ji и ч а ю щ е е с   тем-, что, с целью расширени  класса решаемых

задач, в устройство введены коммутатор блок управлени  и блок задани 

вариантов структуры, причем первый выход блока задани  вариантов структуры подключен к первому входу блока

выдачи результата и первому входу коммутатора,выход которого соединен с первым входом сумматора, выход которого подключен к первому входу блока сравнени  и ко второму входу блока выдачи результата, выход блока ср авнени  соединен с третьим входом блока выдачи результата,

вы:хоД 1этЬ)6гЪ поДклйчеН ко второму входу блока сравнени , первый, второй , третий, четвертый и п тый выходы блока уйравлени  Соединены соот- / вётственно со входом блока задани  ;

вариантов структуры, со вторым вхо- ; Дом коййутатора. Со йторым входом f сумматора, со вторым входом блока сравнени  и счетвертым входом блокс выдачи РезyjfibTaTOB, вход блока уп- ;

равлейи  подключен ксз второму выходу блдка задани  вариантов структу-; ры, выход блока пам ти соединен с третьим входом коммутатора.

2. Устройство по п. 1, о т л и -ч а ю щ е е с   тем, что блок заани  Га рйЙнтов структуры содержит . регистр, вйходы которого через деифрат Ш сГдедйн%йа С первыми вход/ами элементов И, вторые входы котс)рых объединены и  вл ютс  входом Г блока задани  вариантов структург д, выход одного элемента И подключе|н к первому входу первого узла выб.ора иарйайтйСтруктуры, выходы шуги;х

элементов И соединены с первыми входами элементов ИЛИ, вторые входа ог торых подключены к первым выходе м оответствующих узлов выбора вариана структурЬ, кроме последнего, первый выход которого объединен с Е ЫХОами дешифратора и  вл етс 

выходом блока задани  варианта струтуры , выходы элементов ИЛИ подключены к первым входам соответствуюгцих узлов выбора варианта структуры, в :рые входы всех узлов выбора варианта структуры объединены и  вл ютс  входом блока задани  вариантов структуры, вторые выходы узлов выбора вариантов структуры объединены и  вл ютс  первым выходом блока задани  вариантов структуры.

3.Устройство по пп. 1,2, отличающеес  тем, что узел выбора вариантов структуры содержит регистр, выходы которого соединены со входами дешифратора, выходы которого непосредственно подключены

к первым входам элементов И первой группы и через элементы НЕ к первым входам элементов И второй группы, вторые входы элементов И первой и второй групп подключены к выходам соответствующих триггеров, кроме последнего, а выход последнего триггед )а соединен с первым входом элемента ИЛИ, второй вход элемента ИЛИ  вл етс  вторым входом узла выбора варианта структуры, соответствующие входы элемента ИЛИ подключены к выходам элементов И первой группы, выходы элементов И второй группы через элементы задержки соединены с первыми входами триггеров, кроме первого, вторые входы триггеров объединены и  вл ютс  первым входом узла выбора варианта структуры, первый вход первого триггера объединен со входом элемента задержки и  вл ет с  вторым входом узли выбора варианта структуры, выход элемента задержки подключен к выходу элемента ИЛИ и  вл етс  первым выходом узла выбора варианта структуры,

4.Устройство по п. 1,о т л и чающеес  тем, что блок управлени  содержит первый, второй и третий триггеры, генератор, первый и второй элементы И, первый, второй

и третий дешифраторы, первый и вто .рой шифраторы, первый, второй и третий счетчики, причем выход первого триггера подключен к первому, входу

первого злемёйта И, второй вход koторого соединен с выходом генератора и с первым, входом второго элемента . И, второй вход которого подключен к выходу второго триггера, первый и второй входы которого соединены соответственно с первым и вторым входами первого триггера и с первыми выходами первого и второго дешифраторов , выход второго элемента И подключен ко входу первого счетчика,

0 выход которого соединен со. входом первого дешифратора, первый выход которого подключен к первому входу третьего триггера и  вл етс  первьш выходом блока управлени , второй и третий- выходы первого дешифратора

5  вл ютс  соответственнр .четвертым и п тым выходами блока управлени , второй вход третьего триггера объединен со входами первого шифратора и  вл етс  входом блЬка Управлени ,

0 выход третьего-триггера соединен со входом генератора, выход первого шифратора соединен с первым входом второго счетчика, выход которого подключен ко входу второго дешифра5 тора, соответствующие выходы ,которого объединены и  вл ютс  вторым выходом блока управлени  и соединены со входами второго шифратора, выход которого подключен к первому входу

0 третьего счетчика, второй вход которого соединен с выходом первого элемента И и - вл етс  третьим выходом блока управлени , выход третьего счетчика соединен со входомтретье5 го дешифратора, первый выход которого подключен ко второму входу второго счетчика, асоответствующие выходы подключены ко второму выходу блока управлени , второй вход пер0 вого триггера  вл етс  вторым входом блока управлени .

Источники информации, прин тые во внимание при экспертизе

5

1.Авторское свидетельство СССР № 337785, Об F 15/36 1970.

2.Авторское свидетельство СССР № 445046, МКИ G 06 F 15/20, 30.09.1974.

, |.-,.-.i®jb

,

-гЫ Й H

r

JJ.

J«

sisty

Фае.З

ЙЦ

1