SU674186A1 - Synchronizing device with automatic phase tuning of frequency - Google Patents

Synchronizing device with automatic phase tuning of frequency

Info

Publication number
SU674186A1
SU674186A1 SU772484648A SU2484648A SU674186A1 SU 674186 A1 SU674186 A1 SU 674186A1 SU 772484648 A SU772484648 A SU 772484648A SU 2484648 A SU2484648 A SU 2484648A SU 674186 A1 SU674186 A1 SU 674186A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
phase
frequency
trigger
detector
Prior art date
Application number
SU772484648A
Other languages
Russian (ru)
Inventor
Николай Федорович Трофимов
Original Assignee
Предприятие П/Я М-5619
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5619 filed Critical Предприятие П/Я М-5619
Priority to SU772484648A priority Critical patent/SU674186A1/en
Application granted granted Critical
Publication of SU674186A1 publication Critical patent/SU674186A1/en

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

(54) УСТЮЙСТВО СИНХРСШЙЗАЦИИ С ФАЗОВОЙ АВТОПОДСТРОЙКОЙ(54) SYNCHRYSHYZATSIA AUTOMATED PHASE AUTO CONSTRUCTION

ЧАСТОТЫ 4 переключаетс  из единичного состо ни  в нулевое, под воздействием импульса с выхода элемента совпадени  3, совпадающего во времени с положительным фронтом очередного счетного импульса, счетный триггер 4 остаётс  в прежнем (единичном) состо нии, тем самым темп рабогВ счётного триггера замедл етс  на один период частоты следовани  импульсов управл емого генератора 7 и создаютс  усло ййЙЖй фохо едеШ  ймпу7тЬ юв совпадени  Зи поддержани  фазового детектора 5 в нулевом состо нии. При разомкнутой петле обратной св зи подобна  картина (изменение темпа делени  счетного триггера 4) nffBtopffeTCH С периодом, определ емым величиной начальной частотной расстройки. При замыкании петли обратной св зи благодйр  тому, VTO фазовый детектор 5 практачески находитс  в одном (нулевом) устойчивом состо нии (врем  нахождени  его в другом состо нии, определ емое величиной задержки инвертора 2 и элемента совпадени  3, весьма мало по сравнению с периодом входных синхронизирующих импульсов), управл ющие напр жени  с выхода фильтра 6 нижних чаЬтот ШеютШйсИ1 альШГЗначенйе 6преде;ге К)1го знака,поэтому частота управл емого г ёнера , тора 7 непрерывно измен етс  в нужном иаправлении , и схема входит в синхронный режим . АнаЯойРша  картина«Meet месю и в случа отрицательной начальной частотой расстройки (i, )-- :--- . За счет другого знака начальной частотной, расстройки расхождеюш фаз между имиу ьсами , поступающими на входы элементов совпадени  3 после изменени  темпа счетного триггера 4 таково, что имплуьсы через зле- г Мйгг совпадени  3. не гфоход т, доэтому фазо вь1Й детектор 5 под действием импульсов, поступающих на его первый вход от формировател  1, практически находитс  в единичном со сто нии., За счет непрерывного расхождени  фаэ меж ду импульсами на входах злемёша совпадени  3 наступает такой момйй времени; когда импульс на входе элемента совпадени  3совпадает с задним (отрицательным) $р5том импульса счетного триггера 4. Через элемент сов падени  3 проходит импульс, передний фронт которого незначительно опережает фронт очередного им ульса, действуюп его на счетномFREQUENCY 4 switches from one state to zero, under the influence of a pulse from the output of the coincidence element 3, coinciding in time with the positive front of the next counting pulse, the counting trigger 4 remains in the same (single) state, thereby slowing down the rate of operation of the counting trigger by One period of the pulse frequency of the controlled oscillator 7 and the condition of the fox system are created to match the Zi to keep the phase detector 5 in the zero state. When the feedback loop is open, the picture is similar (change in the division rate of the counting trigger 4) nffBtopffeTCH With a period determined by the value of the initial frequency detuning. When the feedback loop closes, due to the fact that the VTO phase detector 5 is practically in one (zero) steady state (its time in another state, determined by the delay of the inverter 2 and the coincidence element 3, is very small compared to the period of the input synchronizing pulses), the control voltages from the output of the filter 6 lower parts of the circuit, the value of 6, the first sign, therefore the frequency of the controlled gonor, torus 7 is continuously changing in the desired direction, and the circuit enters the synchronous mode. AnayayRsha picture “Meet me in the case of a negative initial frequency of detuning (i,) -: ---. Due to another sign of the initial frequency detuning of the divergence of the phases between imioms, arriving at the inputs of elements of coincidence 3 after changing the tempo of the counting trigger 4 is such that impulses through the harsh meyg coincidence 3. do not see the t, so the phase detector 5 is pulsed , arriving at its first input from the imaging unit 1, is practically in unity with the standing., Due to the continuous divergence of the fae between the pulses at the inputs of the coincidence signal 3, such a moment occurs; when the pulse at the input of the coincidence element coincides with the rear (negative) pulse of the counting trigger 4. A pulse passes through the element of coincidence 3, the leading front of which is slightly ahead of the front of the next pulse, acting on the counting

Claims (1)

674186 ходе триггера 4. Под воздействием этого имульра счетный триггер 4 остаетс  в прежнем (единичном) состо нии. По изменении фазы работ счетного триггера 4 подобна  картина повтор етс  с периодом, определ емым величиной начальной частотной расстройки. При замкнутой петле обратной св зи в прО: цессе вхождени  в синхронный режим фазов1&1Й детектор 5 нШсддитс , в основном, в одном (едюшчнрм) сос о нии,-управл ющее напр жение принимает максимальное значение другого знака, а частота управл емого генератора 7 измен етс  в нужном направлении. Следобагельно, вгслючение счетного триггера 4 позвол ет обеспечить наилучшие услови  дл  вхождени  схемы в синхронный режим. В завишмости от знака начальной частотной расстройки частошьЕЙ детектор обеспечивает или не обеспечиваетпрохождение импульсов на приоритетный вход фазового детектора 5 соответствешю , поддержива  его в одном или другом устойчивом состо нии. Благодар  Этому yitраёлйющее йапр жение, снимаемое с фазового детектора 5, через фильтр 6 принимает мгнссимальное значение определенного знака, и схема входит в синхронный режим, п;рт{ Ъм полоса захвата практически определ етс  полосой удержани . Формула изобретени , 1/-«. Устройство синхронизашш с фазовой автоподстройкой частоты, содержащеепоследоваteflbfto оедийеш{ые фазовый детектор, фиjlьтp нижних частот, управл емь1й reHepaTopi счетный т|)ИГгер и злёмогт совпадени , соединенный вьосодом с вторым входом фазового aewkTopf, б т л и ч а ю щ е е с   тем, что, с целыо сокращени  времени вхождени  в синхронизм , на первом входе фазового детектора включен входной форм1фователь коротких импульсов , между выходом входного формировател  кб|ютк х импульсов и вторым входом элемента совпадени  включён инвертор, а вход установки ci etHoro триггера в едшшчное состо ние ПОДКЛЮЧИ к выходу элемента совпадени . Источники информации, прин тые во внимание при экспертизе . 1. Авторское свидетельство СССР N 299986, кл. И 04 N 5/04, 1969.674186 during the trigger 4. Under the influence of this imulra, the counting trigger 4 remains in the same (single) state. By changing the phase of operation of the counting trigger 4, this pattern repeats with a period determined by the value of the initial frequency detuning. With a closed feedback loop in the output: the process of entering the synchronous mode of the phases1 & 1 detector 5 nsdcdits, mainly in one (unit) mode, the control voltage takes the maximum value of another sign, and the frequency of the controlled generator 7 changes in the right direction. On the other hand, switching on the counting trigger 4 allows for the best conditions for the circuit to enter the synchronous mode. Depending on the sign of the initial frequency detuning of the frequency detector, it provides or does not ensure the passage of pulses to the priority input of the phase detector 5 correspondingly, maintaining it in one or another stable state. Due to this, the yielding voltage removed from the phase detector 5, through the filter 6, takes an instantaneous value of a certain sign, and the circuit enters the synchronous mode, n; p {{m, the capture band is almost determined by the hold band. Claim 1 / - ". A phase locked loop device containing a series of one after another phase detectors, a low frequency filter, one control reHepaTopi counting t |) IGGER and a coincidence signal connected to the second input of another phase teeker tectcrcTycrcctcrcctcrcctcrcctcrcctcrcctcrcctcrcctcrcctcrcctcti that, in order to shorten the acquisition time, the first input of the phase detector included an input pulse short pulse generator, between the output of the input shaper kb | or x pulses and the second input of the coincidence element the inverter was turned on, and the input of the ci e unit tHoro the trigger in the state of CONNECT to the output of the match element. Sources of information taken into account in the examination. 1. USSR author's certificate N 299986, cl. And 04 N 5/04, 1969. 674186674186 -.,-.,
SU772484648A 1977-05-11 1977-05-11 Synchronizing device with automatic phase tuning of frequency SU674186A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772484648A SU674186A1 (en) 1977-05-11 1977-05-11 Synchronizing device with automatic phase tuning of frequency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772484648A SU674186A1 (en) 1977-05-11 1977-05-11 Synchronizing device with automatic phase tuning of frequency

Publications (1)

Publication Number Publication Date
SU674186A1 true SU674186A1 (en) 1979-07-15

Family

ID=20708433

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772484648A SU674186A1 (en) 1977-05-11 1977-05-11 Synchronizing device with automatic phase tuning of frequency

Country Status (1)

Country Link
SU (1) SU674186A1 (en)

Similar Documents

Publication Publication Date Title
SU674186A1 (en) Synchronizing device with automatic phase tuning of frequency
SU1450109A1 (en) Phase autotuning device
SU640436A1 (en) Method and apparatus for automatic tuning of phase of clock pulses
SU1008898A1 (en) Time interval synthesizer
SU479215A1 (en) Frequency synthesizer
SU809483A1 (en) Phase comparator
RU2000669C1 (en) Method of and device for discriminating clock frequency for synchronizing self-excited oscillator
SU924821A1 (en) Multiphase pulsed synchronous-phase demodulator
SU1176260A1 (en) System of phase automatic frequency control
SU1034028A1 (en) Digital generator
SU817979A1 (en) Multiphase inverter control device
SU611286A1 (en) Device for automatic phase tuning of frequency
SU915265A1 (en) D-sequence discriminating device
SU832756A2 (en) Pseudorandom signal receiving device
SU1138946A1 (en) Synchronization device with phase-lock control
SU598260A1 (en) Method and apparatus for automatic tuning of timing pulse phase
SU1197073A2 (en) Digital frequency synthesizer
SU684782A1 (en) Synchronization signal shaper
JPS5824518Y2 (en) waveform shaper
SU1113894A1 (en) Clock synchronizing device
SU446883A1 (en) Frequency multiplier
SU741478A2 (en) Device for synchronizing discrete information
SU660193A1 (en) Automatic phase synchronization arrangement
SU160464A1 (en)
SU446945A1 (en) Discriminator