SU657430A1 - Многоканальное устройство дл синхронизации - Google Patents

Многоканальное устройство дл синхронизации

Info

Publication number
SU657430A1
SU657430A1 SU772451597A SU2451597A SU657430A1 SU 657430 A1 SU657430 A1 SU 657430A1 SU 772451597 A SU772451597 A SU 772451597A SU 2451597 A SU2451597 A SU 2451597A SU 657430 A1 SU657430 A1 SU 657430A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
inputs
zero
Prior art date
Application number
SU772451597A
Other languages
English (en)
Inventor
Анатолий Николаевич Востриков
Виталий Александрович Капорцев
Владимир Дмитриевич Грачев
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU772451597A priority Critical patent/SU657430A1/ru
Application granted granted Critical
Publication of SU657430A1 publication Critical patent/SU657430A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Description

Изобретение относитс  к области вычислительной техники и может быть использовано дл  синхронизации сигналов в многоканальных дискретных системах, а также в многоканальных устройствах измерени  частоты. Известно устройство дл  синхронизации входных сигналов многоканальной дискретной системы, содержащее в каждом канале триггеры, элементы И и мажоритарный элемент OljНаиболее близким техническим решением к данному изобретению  вл етс  многоканальное устройство дл  синхронизации , содержащее в каждом канале триггеры , элементы И, НЕ, мажоритарный эле мент, причем единичный вход первого триг гера подключен к выходу первого элемента И, а единичный выход к первому входу второго элемента И, нулевой вход второго триггера подключен к выходу третьего элемента И, первый вход которого подключен к выходу первого элемента НЕ, подключенного своим входом к информационному входу устройства, единичный выход третьего триггера пошслючен f соответствующим входам мажоритарных элементов всех каналов 2J. Недостатком известных устройств  &л етс  то что их работоспособность завесит от параметров входных сигналов (апв- тельности, частоты, синфазн&сти) и вх фвьзового сдвига относительно синхроимпульсов . Целью изобретени   вл етс  повышение надежности устройства. Поставленна  цель достигаетс  тем, что в каждом канале устройства шлход первого элемента И через второй элемент НЕ подключен ко второму входу второго элемента И, выход которого поок ючен ко второл1у входу третьего элемента И и через третий элемент НЕ-к первому входупервого элемента И, второй вход которого , а также первые входы четвертого и п того элементов И подключены к выходу первого элемента НЕ, выход третьего элемента И подключен к единичному Bxrv ду третьего триггера и через четвертый элемент НЕ - к первому входу шестого элемента И, второй вход которого подклю чей к единичному выход- третьего триггера , а выход через п тый элемент НЕ к третьему входу третьего элемента И, выход л того элемента И подключен к нулевым входам первого и третьего триггеров и через шестой элемент НЕ - к первому входу седьмого-элемента И, второй вход KdToporo подключен к нулевому выходу третьего триггера, а выход через седьмой элемент НЕ - ко второму входу п того элемента И, выход четвертого эле мента И подключен к единичному входу второго триггера и через восьмой элемен НЕ - к первому входу восьмого элемента И, второй вход которого подключен к н чному выходу второго триггера, а выход - к третьему входу п того элемента И и через дев тый элемент НЕ-ко второму входу четвертого элемента И, первые входы дев того   дес того элементов И подключены к шине синхронизации, вторые входы - к соответствук цим управл ющим шинам устройства, а выходы - к единичному и нулевому входам четвертого триггера , единичный и нулевой Шз1ходы которо го подключены к третьим входам первого и четвертого элементов И соответстве но, выход мажоритарного элемента подключен к первому входу одиннадцатого элемента И, второй вход которого подключен к информационному входу, а выход -. к-выходу устройства, Функциональна  схема одного канала устройства дл  синхронизации входных сигналов многоканальной дискретной системы представлена на чертеже. Оно содержит информационный вход 1, первый элемент НЕ 2, второй элемент НЕ 3, вто рой элемент И 4, третий элемент И 5, четвертый элемент НЕ б, шестой элемен И 7, первый элемент И 8, п тый элемен НЕ 9, первый триггер 1О, управл ющую шину (пуска) 11, дев тый элемент И 12, третий элемент НЕ 13, мажоритарный элемент 14, одиннадцатый элемент И 15, выход устройства 16, четвертый триггер (пуска) 17, дев тый элемент НЕ 18, третий триггер (выдачи) 19, вто рой триггер 20, управл5пощую шину (запрета ). 21 дес тый элемент И 22, четвертый элемент И 23, седьмой элемент НЕ 24, шину синхронизации 25, восьмой элемент НЕ 26, восьмой элемент И 27, п тый элемент И 28, шестой элемент НЕ 29, седьмой элемент И 30. Устройство дл  синхронизации входных сигналов мкогбканальной дискретной системы работает следующим образом. В исходном состо нии первый триггер 10, триггер пуска 17 и триггер выдачи 19 наход тс  в нулевом состо нии, а второй триггер 20 - в единичном ( на цепи установки в исходное состо ние на показаны). При наличии на шине пуска 11 разрешающего потенциала сигнал, поступающий по шине синхронизации 25, через элемент И 12, устанавливает в единичное состо ние триггер пуска 17, с единичного выхода которого поступает разрешающий потенциал на вход элемента И 8, при этом на втором входе этого элемента имеетс  также разрешающий потенциал. Элемент И 8 срабатывает при отсутствии сигнала по входной шине на вход 1, устанавливает в ед еничное состо ние первый триггер Ю и одновременно запирает через элемент НЕ 3 второй элемент И 4. При приходе входного сигнала по шине на вход 1 на выходе элемента И 4 по вл етс  сигнал, который открывает по одному из входов элемент И 5, также открытый по второму входу, и черей элемент НЕ запирает элемент И 8. По окончании входного сигнала на вход 1 срабатывает элемент И 5, который устанавливает в единичное состо ние триггер выдачи .19, в нулевое - второй триггер 20 и через элемент НЕ 6 закрывает элемент И 7. Сигнал с единичного выхода триггера выдачи 19 поступает на мажоритарный элемент 14 vi через него открывает элемент И 15 по одному из входов . Следующий сигнал по входной щине на входе 1 через элемент И 15 поступает на выход 16. Одновременно срабатывает элемент И ,7 и через элемент НЕ 9 запирает элемент И 5. При по влении сигнала йа шине запрета 21 и сигнала, поступающего по шине синхронизации 25, триггер пуска 17 устанавливаетс  в нулевое состо ние, открыва  по первому входу элемент И 23, который также открыт по второму входу. При отсутствии сигнала на входе 1 элемент И 23 срабатывает и устанавливает в единичное состо ние второй триггер 20, одновременно через элемент НЕ 26 запира  по первому входу элемент И 27. При поступлении сигнала на вход 1 срабатывает элемент И 27, который по соответствукйцему входу отпирает элемент
И 28, открытый также по второму входу, и через элемент НЕ 18 запрещает последующее срабатывание элемента И 23. При отсутствии сигнала на входе 1 срабатывает элемент И 28, который устанавлипает в нулевое состо ние первый триггер 10 и триггер выдачи 19, а также через элемент НЕ 29 закрывает по первому входу элемент И 30,
Элемент И 15 через мажоритарный элемент 14 запираетс  и последук .иие сигналы со входа 1 на 16 не поступают .
I
При приходе следующего сигнала на вход 1 срабатывает элемент ИЗО и через элемент НЕ 24 закра,1вает элемент И 28,
Таким образом, на выход 16 каждого из каналов поступит одинаковое число сигналов, определ емое сигналами, поступающими по шинам пуска и запрета.
При этом работоспособность устройства не зависит от параметров входных сигналов и их сдвига по фазе относительно синхроимпульсов.
Формула
изобретени 
Многоканальное устройство дл  синхронизации , содержащее в каждом канале триггеры, элементы И, НЕ, мажоритарный элемент, причем единичный вход .первого триггера подключен к выходу первого элемента И, а единичный выход - к первому входу второго элемента И, нулевой вход второго триггера подключен к выходу третьего элемента И, первый вход которого подключен к выходу первого элемента НЕ, подключенного своим входом к информационному входу устройства, единичный выход третьего триггера подключен к соответствукндим входам мажоритарных элементов всех каналов, о т л вч юшеес   тем, что, с целью повышени  надежности устройства, в каждом его канале выход первого элемента И че рез второй элемент НЕ подключен ко второму входу второго элемента И, выход которого Подключен ко второму входу
третьего элемента И и через третий элемент НЕ -к первому входу первого элемен та И, второй вход которого, а также перовые входы четвертого и п того элементов
И подключены к выходу первого элемента НЕ, выход третьего элемента И подключен к единичному входу третьего триггера и через четвертый элемент НЕ - к первому входу щестого элемента И, второй вход которого подключен к единичному выходу третьего триггера, а выход через п тый элемент НЕ - к третьему входу третьего элемента И, выход п того элемента И подключен к нулевым входам
первого и третьего триггеров и через .шестой элемент НЕ - к первому входу :седьмого элемента И, второй вход которого подключен к нулевому выходу третьего триггера, а выход через седьмой эле-
мент НЕ - ко второму входу п того элемента И, выход четвертого элемента И подключен к единичному входу второго триггера и через восьмой элемент НЕ - к первому входу восьмого элемента И,
второй вход которого подключен к единичлому выходу второго триггера, а к третьему входу п того элемента И и через дев тый элемент НЕ - ко второму входу четвертого элемента И, первые вхо- .
,дь дев того и дес того элементов И под ключены к шине синхронизации, вторые входы - к соответствующим управл ющим шинам устройства, а,, выходы - к едини ному и нулевому входам четвертого триггера , единичный и нулевой выходы которого подключены к третьим входам первого и четвертого элементов И соответственно , выход мажоритарного элемента псьдклю чен к первому входу одиннадцатого эле-
мента И, второй вход которого подключен к информационному а ы,1ход K выходу устройства.
Источники информации, прин тые во внимание при экспертизе
1, Авторское свидетельство СССР № 37883О, кл. G Об F 1/04, 05,04.71
2. За вка N 2166271/24, кл. G. Об F 1/04, 22.08,75, по которой Прин то решение о выдаче авторского сви-
детепьства от 28.О7.76.
,ГТЁ
SU772451597A 1977-02-10 1977-02-10 Многоканальное устройство дл синхронизации SU657430A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772451597A SU657430A1 (ru) 1977-02-10 1977-02-10 Многоканальное устройство дл синхронизации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772451597A SU657430A1 (ru) 1977-02-10 1977-02-10 Многоканальное устройство дл синхронизации

Publications (1)

Publication Number Publication Date
SU657430A1 true SU657430A1 (ru) 1979-04-15

Family

ID=20695206

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772451597A SU657430A1 (ru) 1977-02-10 1977-02-10 Многоканальное устройство дл синхронизации

Country Status (1)

Country Link
SU (1) SU657430A1 (ru)

Similar Documents

Publication Publication Date Title
SU657430A1 (ru) Многоканальное устройство дл синхронизации
SU714290A1 (ru) Стробоскопическое устройство регистрации формы сигналов
SU883888A2 (ru) Многоканальное устройство дл синхронизации
SU741441A1 (ru) Устройство дл синхронизации импульсов
SU909688A1 (ru) Устройство воспроизведени
SU960820A2 (ru) Многоканальное устройство дл приоритетной селекции импульсов
SU1128376A1 (ru) Устройство дл синхронизации импульсов
SU758547A2 (ru) Устройство синхронизации с дискретным управлением
SU842767A1 (ru) Устройство дл синхронизацииКАНАлОВ
SU864529A2 (ru) Формирователь одиночных импульсов,синхронизированных тактовой частотой
SU982053A1 (ru) Устройство дл приема частотных сигналов
SU957436A1 (ru) Счетное устройство
SU611286A1 (ru) Устройство фазовой автоподстройки частоты
SU1437977A1 (ru) Выделитель тактовых импульсов
SU924841A1 (ru) Устройство дл синхронизации импульсов
SU668100A2 (ru) Устройство цикловой синхронизации
SU743163A1 (ru) Фазовый дискриминатор
SU1718372A2 (ru) Устройство дл выделени и вычитани первого импульса из серии
SU856028A2 (ru) Устройство синхронизации с дискретным управлением
SU790212A1 (ru) Устройство дл синхронизации импульсов
SU523533A1 (ru) Устройство дл синхронизации
SU1170596A1 (ru) Устройство дл синхронизации импульсов
SU553737A1 (ru) Устройство синхронизации
SU864531A1 (ru) Устройство дл подавлени помех
SU807491A1 (ru) Устройство дл контрол счетчика