SU634263A1 - Устройство дл ввода информации от дискретных датчиков - Google Patents

Description

I

Изобретение относитс  к области вычислительной техники и может быть использовано в вычислительных системах дл  ввода ииформации от миожества дискретных датчиков .

Известно устройство дл  ввода информации от дискретных датчиков (ij, содержащее устройство запоминани  изменени  состо ни  датчиков, устройство формировани  адреса, регистры и коммутатор и решающее задачу опроса датчиков и ввода в. вычислительную машину адреса датчика, состо ние которого изменилось.

Недостатком такого типа устройств  вл етс  их сложность.

Наиболее близким к даиному по сущности технического решеии   вл етс  устройство 2 дл  ввода информации, содержащее блок буферных регистров, входы которых соединены с информационным входом устройства, управл ющие входы буферных регистров- подключены к соответствующим выходам распределител  опроса, выходы бу фериых регистров подключены к информационным входам блока формировани  адреса датчика, выходы которого св заны с адресными выходами устройства, вход распределител  опроса подключен к первому иыходу блока управлени , первый и второй входы которого св заны с управл ющими вхолами устройства.

Недостатком этого устройства  вл етСИ большой объем оборудовани .

Целью изобретени   вл етс  упрощение ycTpoiicTBa.

Постаа1енна  цель .аостигаетс  тем, что в устройство введем элемент ИЛИ, выход которого подключен к третьему входу блока

управлени  и синхронизирующему выходу устройства, б,лок формировани  адреса датчика содержит щифратор старших разр дов, группу коммутирующих  чеек по числу разр дов регистров первые выходы которых

подключенц к соответствукэщим входам шифратора младших разр дов, первый вход коммутирующей  чейки подключен ко-второму выходу коммутирующей  чейки соседнего Старшего разр да, третьи вы.ходы коммутирующих  чеек Подключены к группе вй1ходов блока формировани  адреса датчика, соединенных с соответствующими входами элемента ИЛИ, управл ющий вход блока формировани  адреса датчика соединен с первым влодом коммутирующей  чейки самого старшего разр да к со вторым гзыходом блока управлени , перва  rpyrtna входов блока формировани  адреса датчика соединена с соответствующими входами шифратора старших разр дов ft соответствующими выходами распределител  опроса, ииформационные входы блока формировани  адреса датчика подключены, к соответствуюидим информационным входам коммутирующих  чеек, выходы шифратора старших разр дов и шифратора младших разр дов соединены с соответствующими выходами блока формировани  адреса датчика. Кроме того, коммутирующа  йчейка содержит элемент ИЛИ/входы которого соединены с соответствующими информационными входами  чейки, триггер, выходы которого подключены к первым входам первого и второго Э.ементов И, вторые входы которых соединены с первым входом  чейки, выходы первого и второго элементов И соединены соответственно с первым и вторым выходами  чейки, третий выход которой подключен к первому входу первого элемента И, первый и второй входы триггера подк.7ючены соответственно к выходу элемента ИЛИ и выходу первого элемента И. Кроме того, блок управлени  содержит задающий генератор, соединенный выходом с первыми входами первого и второго элементов Н, выходы которых соответственно подключены к первому и второму выходам блока, триггер, два входа которого соответственно подключены к первому и второму входам блока, первый н второй выходы триггера подключены ко вторым входам соответственно первого и второго элементов И, третий вход второго элемента И подключен к третьему входу блока и через элемент НЕ к третьему входу первого элемента И.,

На фиг. 1 представлена блок-схема устройства , а. на фиг. 2 -- блок-схема коммутирующей  чейки.

Устройство (.фиг. 1) содержит блок буферных регистров 1, объедин ющий буферные регистры 2, блок.формировани  адреса датчика 3. включающий группу коммутирующих  чеек 4, число которых равно числу разр дов буферного регистра 2, шифратор старших разр дов 5 и шифратор младших разр дов 6, распределитель опроса 7, датчик 8, элемент ИЛИ 9, блок управлени  10, содержащий элемент НЕ II, триггер 12, задающий генератор 13 и первый 14 и второй 15 элементы И.

На фиг. 1 показаны выход синхронизации устройства 16, адресные выходы устройства 17; управл ющие входы 18 и 19; коммутирующа   чейка 4 (фиг, 2) содержит элементы И 20 к 21, триггер 22 и элемент ИЛИ 23.

Устройство работает следующим образом,

Дискретные датчики 8 объединены в группы , так что кажда  группа датчиков подключена к одному буферному регистру 2 из

блока буферных регистров I. Изменение состо ни  каждого отдельного датчика фиксируетс  переводом в единичное состо ние триггеров соответствующих разр дов буферного регистра 2. Распределитель опроса 7 опрашивает состо ни  регистров 2, переписыва  содержимое регистра в триггере 22  чейки пам ти 4 блока формировани  адреса датчика 3. При этом с распределител  опроса

.7 сигналы опроса выдаютс  на шифратор старших разр дов 5.

Если опрашиваемый буферный регистр 2 не содержит разр дов, наход щихс  в единичном состо нии, то все триггеры 22 останутс  в нулевом состо нни н на распределитель опроса от задающего генератора 13 через открытый элемент И 15 поступит очередной импульс переключени .

Если хот  бы один триггер 22 будет переведен в единичное состо ние, то с выхода элемента И 21 соответствующей коммутирующей  чейки 4 на один из входов элемента ИЛИ 9 поступит сигнал, Который через элемент НЕ 11 и элемент И 15 блокирует поступление импульсов на распределитель опроса 7. Одновремеано возбуждаетс  синхронизирующнй выход устройства 16. После этого устройство ожидает прихода сигнала на вход 19, разрешающего выдачу адреса на выход 17. При поступлении этого сигнала в блок управлени  10 триггер 12 открывает элемент И 14 и на входы элементов И 20 и 2 выдаетс  сигнал. Если при этом триггер 12 находитс  в нулевом состо ний , то. сигнал через элемент И 20 протра$ слируетс  на вход элементов И 20 и 2 следующей коммутирующей  чейки 4. Если триггер 12 находитс  в единичном состо нни , то поступивший сигнал через элемент И 2 поступит на шифратор младших разр дов 6 и на подготовку сброса триггера 12. При этом на выходах 17 устройства будет выдаватьс  адрес датчика, изменившего свое состо ние.

В случае, еслн в нескольких коммутирующих  чейках 4 будут возбужденные триг-. геры 22, то адреса соответствующих датчиков будут выдаватьс  последовательно в

пор дке возрастани  номеров разр дов буферного регистра 2.

После выдачи последнего адреса снимаетс  сигнал с выхода 16, в ответ выдаетс  сигнал на вход 18 и устройство переходит в режим опроса регистров.

Таким образом, устройство осуществл ет опрос дискретных датчиков, облада  1фостой кoнcfpyкциeй.

Claims (3)

1. Устройство дл  ввода информации от дискретных датчиков, содержащее блок буферных регистров, входы которых соединены с информационным входом устройства, управл ющие входы буферных регист)о1 но ключены к соответствующим выходам распределител  опроса, выходы буферных регистров подключены к информационным входам блока формировани  адреса датчика, выходы которого св заны с адресными выходами устройства, вход распределител  опроса подк тючен к первому выходу блока уиравлени , первый и второй входы которого св заны с управл ющими входами устройства , отличающеес  тем, что, с целью упрощени  устр(зйстБа, в него введен, элемент ИЛИ, выход которого подключен к третьему входу блока управлени  и синхронизирующему выходу устройства, блок формировани  адреса датчика содержит шифратор старших разр дов, группу коммутирующих  чеек по числу разр дов регистров, первые выходы которых подключены к соответствующим входам шифратора младших разр дов, первый вход коммутирующей  чейки подключен ко второму выходу коммутирующей  чейки соседнего старшего разр да, третьи выходы коммутирующих  чеек подключены к группе выходов блока формировани  адреса датчика, соединенных с соответствующими входами элемента ИЛИ, управл ющий вход блока формировани  адреса датчика соединен с первым входом коммутирующей  чейки самого старшего разр да и .со вторым выходом блока управлени , перва  группа входов блока формировани  адреса датчика соединена с соответствующими входами шифратора старших разр дов и с соответствующими выходами распределител  опроса, информационные входы блока формировани  адреса датчика подключены к соответствующим информационным входам коммутирующих  чеек, выходы шифратора старших разр дов и шифратора младших разр дов соединены с соответствующими выходами блока формировани  адреса датчика.

2. Устройство по п. I, отличающеес  тем, что коммутирующа   чейка пам ти содержит элемент ИЛИ. входы которого соединены с соответствующими информационными входами  чейки, триггер, выходы которого подключены к первым входам первого и 10 второго элементов И, вторые входы которых соединены с первым входом  чейки, выходы первого и второго элементов И соединены соответственно с первым и вторым выходами  чейки, третий выход которой подключен к первому входу первого элемента И,

первый и второй входы триггера подключены соответственно к выходу элемента ИЛИ и выходу первого элемента И.

3. Устройство по п. I, отличающеес  тем, что блок управлени  содержит задающий

генератор, соединенный выходом с первыми входами первого и второго элементов И, выходы которых соответственно подключены к первому и второму выходам блока, триггер, два входа которого соответственно под {лкзчены к первому н второму входам блока, первый и второй выходы триггера подключены ко вторым входам соответственно первого и второго элементов И, третий вход второго элемента И подключен к третьему входу блока и через элемент

НЕ - к третьему входу первого элемента И.

Источники информации, прин тые во внимание при экспертизе:

1. Авторское свидетельство СССР i4b 377759, кл. G 06 F 3/04, 1970. 5 2. Авторское свидетельство СССР № 448458, кл. G Об F 3/00. 1972.

7

г.г