SU732873A1 - Устройство дл формировани адресов датчиков - Google Patents

Description

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в автоматизированных системах , управления технологическими процессами.

Известны устройства [1] для фор ми- ⁵ рования адресов датчиков, содержащие регистр номера канала, счетчик, схему сравнения, тактовый генератор, память и блок управления.

Функциональные возможности этих ⁰ устройств ограничены, так как они не позволяют проводить выборочный опрос датчиков.

Наиболее близким по технической сущности к изобретению является устройство (2] для формирования адресов датчиков, содержащее элементы И, дешифратор, регистр конечного адреса, соединенный выходом с первым входом схемы сравнения, вто— рой вход которой подключен к первому выходу регистра начального адреса, и генератор импульсов, соединенный выходом с первым входо:и первого элемента

И, выход второго элемента И соединен с выходом устройства,

Сцнако эти устройства сложны и имеют жесткий алгоритм работы.. Такой алгоритм снижает пропускную способность системы, в которой используется устройство, так как формирование заданной извне последовательности адресов выполняется с постоянной скоростью, не зависящей от скорости изменения состояний датчиков. В результате изменение состояния датчиков, адреса которых не попали в данный цикл опроса, не фиксируется.

Целью изобретения является упрощение устройства.

Поставленная цель достигается тем, что в предлагаемое устройство введены реле времени, элемент ИЛИ и интегратор, вход которого является управляющим входом устройства, информационные входы которого соединены через элемент ИЛИ со входом реле времени и входами третьего и четвертого элементов И, уп— равняющие входы которых подключены к соответствующим выходам реле времени. Выход третьего элемента И соединен со входом регистра конечного адреса, выход четвертого элемента И - с ₅ первым входом регистра начального адреса, второй вход последнего соединен с первым выходом первого элемента И, а выход через дешифратор - с первым входом второго элемента И, второй вход 10 которого соединен со вторым выходом первого элемента И, второй и третий входы которого подключены соответственно к выходу схемы сравнения и интегратору.

На чертеже представлена структурная 15 схема устройства.

Оно содержит реле 1 времени, регистр 2 начального адреса, регистр 3. конечного адреса, дешифратор 4, схему 5 сравнения, генератор 6 импульсов, интегратор 7, 20 первый 8, второй 9, третий 10 и четвертый 11 элементы И и элемент ИЛИ 12, информационные входы 13 и управляющий вход 14.

На чертеже показан также вариант ²⁵ схемы устройства [з] для сопряжения датчиков с вычислительной машиной (ВМ), где устройство для формирования адреса может быть использовано. Это устройство содержит блок 15 формирования им— ³⁰ пульсов, блок 16 буферной памяти, групповой блок 17 кодирования, блок 18 согласования, выходной регистр 19 и элемент ИЛИ 20.

Устройство работает следующим обра- ³⁵ зом.

В момент изменения состояния датчика на соответствующий вход блока 15 подается импульс произвольной амплиту— ды и длительности. По этому импульсу блок 15 формирует импульс строго заданной амплитуды и длительности и выдает его на соответствующий вход блока 16, где этот импульс записывается в ячейку памяти данного датчика. ⁴⁵

Специальный генератор блока 16 организует выдачу сообщений и срабатывании датчиков на выход блока, откуда это сообщение в виде одиночного импульса следует на требуемый вход группового блока 17, где импульс преобразуется в параллельный код адреса сработавшего датчика. С выхода блока 17 код адреса по общей для всех датчиков связи поступает на вход блока 18 и далее ⁵⁵ на элемент ИЛИ 20 и выходной регистр

19. Элемент ИЛИ 20. формирует импульс, являющийся сигналом ВМ о записи оче редного сообщения в выходной регистр 19. Получив этот сигнал, ВМ осуществляет перезапись содержимого выходного регистра 19 в свою оперативную память и переводит его в нулевое состояние.

При необходимости принудительного опроса одного или группы датчиков на информационный вход 13 устройства от ВМ приходит сначала код начального адреса, соответствующий первому из группы опрашиваемых датчиков. В рассматриваемом режиме элемент И 11 открыт, и код запоминается регистром 2. Элемент И 10 закрыт и поэтому код начального адреса на регистр 3 конечного адреса не проходит. Элемент ИЛИ 12 по принятому коду формирует импульс, который включает в работу реле 1 времени , которое удерживает в открытом состоянии элемент И 11 и в закрытом состоянии И 10 на время прохождения первого кода из ВМ. Затем реле 1 изменяет потенциалы своих двух выходов, управляющих потенциальными входами указанных элементов И на обратные и, когда из ВМ приходит код конечного адреса, он записывается в регистр 3 конечного адреса. После этого реле 1 времени возвращается в исходное состояние.,

Схема 5 сравнения, обнаружив не-’ соответствие кодов на выходах регистров 2 и 3 выдает разрешающий потенциал на второй вход элемента И 8. Однако этот элемент открывается лишь в том случае, если в момент получениязадания на опрос от ВМ интенсивность из менений состояний датчиков не превышает заданного допустимого уровня. При этом на вход интегратора 7 поступает серия цмпульсов с выхода блока 16 буферной памяти, в результате, интегрирования которых устанавливается напряжение, открывающее элемент И 8 по третьему потенциальному входу. Если же интенсивность изменений состояний датчиков высокая, напряжение на выходе интегратора 7 недостаточно для открытия элемента И 8 и опрос датчиков заблокирован.

При открытии элемента И 8 импульсы с выхода генератора 6 поступают на вход элемента И 9. Разрешающий потенциал на его другой вход подается с выхода дешифратора 4. Дешифратор 4, оценивая состояние регистра 2 начального адреса, определяет значащие разряды элемента Д. 9, соответствующие выдаваемому адресу датчика и подает на них разрешающий потенциал. Импульс генера5

732873 6 тора 6 проходит через эти разряды, и на выходе устройства появляется адрес датчика. Кроме того, импульс генератора 6 с элемента И 8 проходит на второй вход регистра 2 и формирует на нем адрес следующего датчика.

Если после очерёдного цикла опроса состояния регистров 2 и 3 совпадают, то схема 5 сравнения блокирует элемент И 8, а устройство переходит в режим ожидания нового задания на опрос датчиков от ВМ.

Таким образом, устройство при более простой конструкции обеспечивает возможность в любой момент времени, определяемый ВМ, осуществить контроль состояния датчиков. Это необходимо при временном отказе в работе ВМ для дигностики исправности самого устройства сопряжения с ВМ с дискретными датчиками, и при необходимости уточнения имеющейся информации о текущем состоянии управляемого технологического процесса.

ства, отличающееся тем, что, с целью упрощения устройства, В него введены реле времени , элемент ИЛИ и интегратор, вход которого является 5 управляющим входом устройства, информационные входы устройства соединены через элемент ИЛИ со входом реле времени и входами третьего и четвертого элементов И, управляющие входы которых 10 подключены к соответствующим выходам реле времени, выход третьего элемента И соединен со входом регистра конечного адреса, выход четвертого элемента И соединен с первым входом регистра 15 начального адреса, вторым входом соединенного с первым выходом первого элемента И, а выходом - через дешифратор с первым входом второго элемента И, второй вход которого соединен со 20 вторым выходом первого элемента И, второй и третий входы которого подключены соответственно к выходу схемы сравнения и интегратору.

Claims (3)

1. Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в автоматизированных системах, управлени  технологическими процессами. Известны устройства l дл  ровани  адресов датчиков, содержащие регистр номера канала, счетчшс, схему сравнени , тактовый генератор, пам ть и блок управлени . Функциональные возможности этих устройств огра1шчены, так как они не позвол ют проводить выбороч1{ый опрос датчиков. Наиболее близким по технической сущ ности к изобретению  вл етс  устройств 2 дл  формировани  адресов датчиков, со держащее элементы И, дешифратор, регистр конечного адреса, соединенный выходом с первым Входом схемы сравнени , второй вход которой подключен к первому выходу регистра начального адреса, и генератор импульсов, соединенный выходом с первым входом первого элемента И, выход второго элемента И соединен с выходом устройства, эти устройсгва сложны и имеют жесткий алгоритм работы,. Такой алгоритм снижает пропускщчо способность системь, в которой иснольауетс  устройство, так Kaic формироваш1е заданной извне последовательности адресов выполн етс  с посто нной скоростью, не завис щей от скорости изменени  состо ний датчиков. В результате изменение состо ни  датчиков, адреса которых не попали в данный цикл опроса, не фиксируетс . Целью изобретени   вл етс  упрощение устройства. Поставлеш са  цель достигаетс  тем, что в предлагаемое устройство введе1:ъ реле време.ш1, элеме.нт ИЛИ и интегратор, Вход которого . вл етс  управл ющим входом устройства, информаьшонные входы которого соединены черев элемент ИЛИ со входом реле време1ш и входами третьего и четвертого элементов И, уп равл ющие входы которых подключены к соответствующим выходам реле времени . Выход третьего элемента И соединен со входом регистра конечного адреса , выход четвертого элемента И - с первым входом регистра начального адреса , второй вход последнего соединен с первым выходом первого элемента И, а выход через дешифратор - с первым входом второго элемента И, второй -вход которого соединен со вторым выходом первого элемента И, второй и третий вхо ды которого подключены соответственно к выходу схемы сравнени  и интегратору На чертеже представлена структурна  схема устройства. Оно содержит реле 1 времени, регист 2 начального адреса, регистр 3. конечног адреса, дешифратор 4, схему 5 сравнени  генератор 6 импульсов, интегратор 7, первый 8, второй 9, третий 10 и четвертый 11 элементы И и элемент ИЛИ 12, информационные входы 13 и управл юшлй вход 14. На чертеже показан также вариант схемы устройства з дл  сопр жени  -датчиков с вычислительной машиной (ВМ Где устройство дл  формировани  адреса может быть использовано. Это устройство содержит блок 15 формировани  им пульсов, блок 16 буферной пам ти, групповой блок 17 кодировани , блок 18 сог ласовани , выходной регистр 19 и элемент ИЛИ 20. Устройство работает следующим образом . В момент изменени  состо ни  датчика на соответствующий вход блока 15 подаетс  импульс произвольной амплитуды и длительности. По этому импульсу блок 15 формирует импульс строго зада ной амплитуды и длительности и выдает его на соответствующий вход блока 16, где этот импульс записываетс  в  чейку пам ти данного датчика. Специальный генератор блока 16 организует выдачу сообщений и срабатывании датч:-щов на выход блока, откуда это сообщение в виде одиночного импуль са следувгг на требуемый вход группового блока 17, где импульс преобразует с  в параллельный код адреса сработавщего датчика. С выхода блока 17 код адреса по общей дл  всех датчиков св зи поступает на вход блока 18 и далее на элемент ИЛИ 2О и выходной регистр 19. Элемент ИЛИ 20 формирует импуль  вл ющийс  сигналом ВМ о записи оче- редного сообщени  в выходной регистр 19. Получив этот сигнал, ВМ осуществл ет перезапись содерлсимого выходного регистра 19 в свою оперативную пам ть и переводит его в нулевое состо ние. При необходимости принудительного опроса одного или группы датчиков на информационный вход 13 устройства от ВМ приходит сначала код начального адреса , соответствующий первому из группы опрашиваемых датчиков. В расСматрИ ваемом режиме элемент И 11 открыт, и код запоминаетс  регистром 2. Элемекг И 1О закрыт и поэтому код начального адреса на регистр 3 конечного адреса не проходит. Элемент ИЛИ 12 по прин тому коду формирует импульс, который включает в работу реле 1 времени , которое удерживает в открытом состо нии элемент И 11 и в закрытом состо нии И 10 на врем  прохождени  первого кода из ВМ. Затем реле 1 измен ет потенциалы своих двух выходов, управл ющих потенциальными входами указанных элементов И на обратные и, когда из ВМ приходит код конечного адреса, он записываетс  в регистр 3 конечного адреса . После этого реле 1 времени возвращаетс  в исходное состо ние., Схема 5 сравнени , обнаружив несоответствие кодов на выходах регистров 2 и 3 выдает разрешающий потенциал на второй вход элемента И 8. Однако .этот элемент открываетс  лишь в том случае, если в момент получени задани  на опрос от ВМ интенсивность из менений состо ний датчиков не превышает заданного допустимого уровн . При этом на вход интегратора 7 поступает сери  1 мпульсов с выхода блока 16 буферной пам ти, в результате, интегрировани  которых устанавливаетс  напр жение, открывающее элемент И 8 по третьему потенциальному входу. Если же интенсивность изменений состо ний датчиков высока , напр жение на выходе интегратора 7 недостаточно дл  открыти  элемента И 8 и опрос датчиков заблокирован. При открытии элемента И 8 импульсы с выхода генератора 6 поступают на вход элемента И 9. Разрешающий потенциал на его другой вход подаетс  с выхода дешифратора 4. Дешифратор 4, оценива  состо ние регистра 2 начального адреса, определ ет значащие разр ды элемента Д 9, соответствующие выдаваемому адресу датчика и подает на них разрешающий потенциал. Импульс генера- тора 6 проходит через эти разр ды, и на выходе устройства по 1зл етс  адрес датчика. Кроме того, импульс генератор 6 с элемента И 8 проходит на второй вход регистра 2 и формирует на нем адрее следующего датчика. Если после очерёдного цикла опроса состо ни  регистров 2 и 3 совпадают, то схема 5 сравнени  блокирует элемент И 8, а устройство переходит в режим ожидани  нового задани  на опрос дат чинов от ВМ. Таким образом, устройство при более простой конструкции обеспечивает возмо ность в любой момент времени, определ емый ВМ, осуществить контроль состо ни  датчиков. Это необходимо при вр менном отказе в работе ВМ дл  дигноотики исправности самого устройства сопр жени  с ВМ с дискретными датчиками и при необходимости уточнени  имеющейс  информации о текущем состо нии управл емого технологического процесса. Формула изобретени  Устройство дл  формировани .адресов датчиков, содержащее элементы И, дешифратор, регистр конечного адреса, соединенный выходом с первым входом схемы сравнени , второй вход которой подключен к первому выходу регистра начального адреса, и генератор импульсов , соединенный выходом с первым входом первого элемента И, выход второго элемента И соединен с выходом устройства , отличающеес  тем, что, с целью упроще  и  устройства, S него введены реле времени , элемент ИЛИ и интегратор, вход которого  вл етс  управл ющим входом устройства, информационные входы устройства соединены через элемент ИЛИ со входом реле времени и входами третьего и четвертого элементов И, управл ющие вхЬды которых подключены к ссютветствующим выходам реле времени, выход третьего элемента И соединен со входом регистра конечного адреса, выход четвертого элемента И соединен с первым входом регистра начального адреса, вторым входом соединенного с первым выходом первого элемента И, а выходом - через децш4 ратор с первым входом второго элемента И, второй вход которого соединен со вторым выходом первого элемента И, второй и третий входы которого подключбны соответственно к выходу схемы сравнени  и интехратору. Источники информации, прин тые во внимание при экспертизе 1.Шушков Е. И., Цодиков М. Б. Многоканальные аналого-цифровые реобразователи, М., Энерги , 1975, . 149.
2. 2.Авторское свидетельство СССР )f по за вке № 23ООО36/18-24, кл. Q Об F 9/ОО, 1975 (прототип).
3. 3.Авторское свидетельство СССР № 611202, кл. G 06 F 3/04, 1.975.