SU628629A1

SU628629A1 - Устройство цикловой синхронизации

Info

Publication number: SU628629A1
Application number: SU772481904A
Authority: SU
Inventors: Игорь Францевич Хомич
Original assignee: Пензенский Завод-Втуз При Заводе Вэм Филиал Пензенского Политехнического Института
Priority date: 1977-04-21
Filing date: 1977-04-21
Publication date: 1978-10-15

Description

1

Изобретение относитс к электросв зи и может использоватьс в устройствах синхронизации многоканальных систем передачи двоичной информации с временным уплотнением каналов.

Известно устройство цикловой синхронизации , содержащее приемник, накопитель, блок обнаружени потери синхронизма и блок определени синхронизма 1.

Однако в известном устройстве недостаточна достоверность выделени синхросигнала .

Цель изобретени - повышение достоверности выделени синхросигнала.

Дл этого в предлагаемое устройство цикловой синхронизации введены первый и второй блоки сравнени , кодопреобразователь , дешифратор и ключ, при этом информационный и сигнальный выходы приемника соответственно через первый и второй блоки сравнени подключены к входам кодопреобразовател , выход которого подключен ко входу накопител , выход последнего через дешифратор подключен соответственно к входам блока обнаружени потери синхронизма и 6vnoKa определени синхронизма , а через ключ - к одним входам первого и второго блока сравнени , к другим входам которых подключен выход блока обнаружени потерн синхронизма, а к управл ющим входам ключа подключены соответственно выходы блока обнаружени потери синхронизма и блока определени синхронизма .

На чертеже изображена структурна электрическа схема предлагаемого устройства .

Устройство цикловой синхронизации со держит приемник 1, накопитель 2, блок 3 обнаружени потерн синхронизма и блок 4 определени синхронизма, первый и второй блоки 5 и 6 сравнени , кодопреобразователь 7, дешифратор 8 и ключ 9, при этом инфор-. мационные сигнальные выходы приемника 1 соответственно через первый и второй блоки 5 и 6 подключены к входам кодопреобразовател 7, выход которого подключен к входу накопител 2, выход последнего через

Claims

дешифратор 8 подключен соответственно к входам блоков 3 и 4, а через ключ 9 - к одним входам первого и второго блоков 5 и 6, к другим входам которых подключен выход блока 3, а к управл ющим входам ключа 9 подключены соответственно выходы блоков 3 и 4. Устройство работает следующим образом Принимаема последовательность, содержаща единичные синхроимпульсы, следующие через цикл (кадр) передачи информации , псктупает в приемник 1, имеющий информационный и сигнальный выходы. По информационному выходу на первый блок 5 сравнени поступают двоичные знаки, а по сйгнальному выходу на второй блок 6 сравнени - сигналы о качестве их регистрации в приемнике («О - ненадежна регистраци ; «1 - надежна регистраци ). За врем приема первого кадра эта информаци проходит через кодопреобразователь 7 и запоминаетс в накопителе 2, имеющем объем пам ти в два разр да дл каждой позиции цикла. На последующих кадрах в блоках 5 и 6 сравнени вырабатываютс сигналы результатоб сравнени вновь прин тых знаков и сигналов их регистраци с соответствующи ,ми знаками и сигналами регистрации, хран щимис в накопителе
2. Кодопреобразователь 7 обеспечивает занесение в накопитель 2 результирующего знака и сигнала его регистрации в соответствии со следующим алгоритмом, при совпадении знаков и надежной их регистрации фиксируетс прин тый знак и единичный сигнал регистрации, а при несовпадении знаков и ненадежной регистрации одного из сравниваемых знаков фиксируетс надежно прин тый знак с нулевым сигналом регистрации. Благодар этому синхроимпульсы, искаженные помехами в канале св зи, могут быть восстановлены в накопителе 2 на последующих анализа обеспечива более помехоустойчивую синхронизацию без увеличени времени вхождени в синхронизм. С другой стороны, возрастает веро тность стирани знаков на информационных позици х накоп1«т,л , что снижает веро тность ложной синхронизации. Таким образом, накопитель 2 с каждым циклом анализа постепенно очищаетс от информационных знаков до тех пор, пока не будет содержать на информационных позици х кодовое значение 01. а на позиции, соответствующей подканалу синхронизации - II. В этом случае блок 4 определени синхронизма , контролирующий заполнение .накопител 2, срабатывает и с помощью ключа 9 коммутирует синхросигнал на выход устройства . Если в накопителе 2 происходит потер синхронизации, что соответствует кодовому признаку 01 на всех позици х, то срабатывает блок 3 обнаружени потери синхронизма , который с помощью ключа 9 размыкает цепь обратной.св зи накопител 2 на блоки 5 и 6, обеспечива поиск синхронизма снача ла путем записи в накопитель 2 канальных знаков и сигналов их регистрации, в результате повыщаетс достоверность выделени синхросигналов. Формула изобретени Устройство цикловой синхронизации, содержащее приемник, накопитель, блок обнаружени потери синхронизма и блок определени синхронизма, отличающеес тем, что, с целью повышени достоверности выделени синхросигнала, введены первый и второй блоки сравнени , кодопреобразователь , дещифратор и ключ, при этом информационный и сигнальный выходы приемника соответственно через первый и второй блоки сравнени подключены ко входам кодопреобразовател , выход которого подключен ко входу накопител , выход которого через дещифратор подключен соответственно ко входам блока обнаружени потери синхронизма и блока определени синхронизма, а через ключ - к одним входам первого и второго блока сравнени , к другим входам которых подключен выход блока обнаружени потери синхронизма, а к управл ющим входам ключа подключены соответственно выходы блока обнаружени потери синхронизма и блока определени синхронизма. Источники информации, прин тые во внимание при экспертизе: 1. Авторское свидетельство СССР № 317705, кл. G Об F 1/00, 1968.