SU1233291A1 - Система передачи и приема телемеханической информации - Google Patents

Abstract

Изобретение относитс  к области электросв зи. Цель изобретени  - увеличение объема передаваемой информа, ции. Система содержит на передающей стороне: регистр 1, коммутатор (К) 2, два триггера 3 и 4, блок совпадений 5, формировате.пь сигналов 6, блок сравнени  сигналов 7 и передатчик сигналов 8; на приемной стороне: К 9, -селектор сигналов 10 и приемник 11. Цель достигаетс  введением на передающей стороне оперативно-запоминающего блока 12, счетчика 13, блока кодировани  f, формировател  блокирующих сигналов 15, дополнительного регистра 16 и К 17. 1 ил. (Л с to со Со ю  да «fcjtf р а eta тм. cifty UCfTJOVHtjpta eaimiHamtiHtnu инуорнации Гг Sf iii

Description

I

Изобретение относитс  к области эле.ктросв зн и может использоватьс  дл  передачи информации телемеханики телеснгнализаид-ш и телеизмерений. Цель изобретени  - увеличение объема передаваемой информации.

На чертеже представлена структурна  электрическа  схема системы передачи и приема телемеханической информации .

Система передачи и приема телемеханической информации содержит на передающей стороне основные регистр 1 и коммутатор 2, первый триггер 3, второй триггер А, блок 5 совпадений формирователь 6 сигналов, блок 7 сравнени  сигналов и передатчик 8 . сигналов, а на приемной стороне коммутатор 9, селектор 10 сигналов и приемник 11 сигналов, а также содер жит на передающей стороне оперативно-запоминающий блок 12, счетчик 13 блок 14 кодировани , формирователь 15 блокирующих сигналов, дополнителные регистр 16 и коммутатор 17.

Система передачи и приема телемеханической информации работает следующим образом.

На входы передатчика 8 сигналов поступают данные от m основных источников информации, а на информационные входы дополнительного коммутатора 17 - данные от k дополнительн л источников информации о П.ередатчик 8 сигналов работает в циклическом режиме . Кодовое слово каж,цого подцикл ( канала) с информационного выхода :аередатчика 8 сигналов записываетс  в основной регистр 1 тактовой последовательностью . Основной и дополнительный регистры 1 и 16 содержат на одну  чейку больше числа разр дов кодового слова. В начале каждого по цнкла на адресных выходах передатчика 8 сигналов по вл етс  двоичный код номера канала, т. е. передаваемго под1щкла, воздействующий на фор- Ivшpoвaтeль 15 блокирующих сигналов и на адресные входы оперативно-запоминающего блока 12.

В начале последнего тактового кк пульса подцикла на вход формировател  6 сигналов поступает импульс с управл шп его выхода передатчика 8 сигналов. По действием этого импуль через интервал времени, равный длительности тактового импульса, на певом выходе формировател  6 Сигналов по вл етс  импульс, разрешающий вы

зод

шформации соответствующего канала из оперативно-запоминающего блока 12, выполненного по схеме парал-. лельног о ввода-вывода информации. С некоторой задержкой относительно

импульса на первом выходе, коротким импульсом с третьего вькода формировател  6 сигналов разрешаетс  сравнение сигналов, действуюишх на первых и вторых информационных входах блока 7 сравнени  сигналов. Импульсом с второго В1з1хода формировател  6 сигналов, по вл ющимс  после окончани  импульсов на первом и третьем выходах, содержи- 5 мое основного регистра 1 записываетс  по адресу действующего подцикла в оперативно-запоминающий блок 12. Таким образом, в момент времени, разрешенньш дл  сравнени , сравниваютс  сигнал,, Q действуюпщй в текущем подцикле, и сигнал того же подцикла предыдущего цикла. Сигнал с выходов формировател  15 блокирующих сигналов поступает на блокировочные входы блока 7 5 сравнени  сигналов. Этот сигнал позвол ет исключать сравнение одного или нескольких разр дов кодовых слов, т.е. округл ть результат сравнени . Формирователь 15 блокирующих сигналов выполн етс  в виде набора управл емых ключей, с помощью которых дл  ка одого из информационных кана- .юв (подциклов) формируютс  t-разр д- ные сигналы. Двоичное содержание этих сигналов устанавливаетс  заранее оператором .

Если при этом содер/ланиг информации в текущем подцикле не -изменилось по сравнению с содержанием предыдущего щгкла, то в момент времен;;, разрешенный дл  сравнени , на инверсном выходе блока 7 сравнени  сигналов по-  вл етс  импульс, устанавливающий первый триггер 3 в единичное состо ние и с помощью счетчик : 13 под-. ключаюащй к блоку 14 кодировани  че- рез дополнительный коммутатор 17 сип нал. от очередного дополит , зльного источника информации. В : локе 14 кодировани  производитсг армирование ходовьк слов, анало;;-;;-. .:ь,;. го вл ющим- с  на выходе передатчика 8 сигналов. Информаци  из блока 14 кодировани  переписываетс  в дополнительньй регистр 16.

55 В момент поступлени  следующего тактового импульса от передатчика 8 сигналов импульсом с одного выхода блока 5 совпадений второй триггер

0

5

0

50

4 устанавливаетс  в единичное состо ние , при котором основной коммутатор 2 пропускает в основной канал св зи информацию, выводимую из дополнительного регистра 16.

Если же информаци , поступивша  в очередном подцикле, изменилась по сравнению с предыдущим циклом, то в момент времени, разрешенный дл  сравнени  импульсом с пр мого выхода блока 7 сравнени  сигналов, первый триггер 3 переводитс  в нулевое состо ние , а затем очередным тактовым импульсом-в нулевое состо ние переводитс  и второй триггер 4. При этом основной коммутатор 2 подключает в основной канал св зи информацию , выводимую с выхода основного регистра 1.

Сигнал о состо нии второго триггера передаетс  по дополнительному каналу св зи на приемную сторону, где он воспринимаетс  селектором 10 сигналов. Информационный сигнал из основного канала св зи поступает на вход приемника 11 сигналов. Разделение информационного сигнала к соответствующим потребителем основной и дополнительной информации осуществл етс  приемником 11 сигналов и коммутатором 9 управл емых селектором 10 сигналов.

Claims (1)

1. Формула изобретени 

   Система передачи и приема телемеханической информации, содержа 1а  на , передающей стороне основные регистр и коммутатор, первьгй и второй триггеры , блок совпадений, формирователь сигналов, блок сравнени  сигнахгов и передатчик сигналов, информационный и тактовый выходы которого соединены соответственно ,с информа ционным и тактовым входами основного регистра, один выход, которого подключен к первому входу основного коммутатора, выход которого соединен с входом основного канала св зи, при этом другие выходы осно вного регистра подключены к пер- 50 вым информационным входам блока срав- . нени  сигналов,.пр мой выход которого соединен с первым входом первого триггера , входы передатчика сигналов  вл ютс  основными информационными вхо-55 Дами системы, а на- приемной стороне - коммутатор, селектор сигналов и приемник сигналов, информационный вход

   5

   Ш 15

   20

   25

   , 50 . 5

   23329)4

   которого соединен с выходом основного канала св зи, причем выход селектора сигналов подключен к управл ющему входу коммутатора, выходы которого и приемника сигналов  вл ютс  информационньпчи выхгдами системы, отличающа с  тем, что, с целью увеличени  .объема передаваемой информации, на передающей стороне ввведены оперативно-запоминающий блок, счетчик, блок кодировани , формирователь блокирующих- сигналов, дополнительные регистр и коммутаторj информационные входы которого  вл ютс  дополнительными информационными входами системы, а выходы дополнительного коммутатора через блок кодировани  сс единег1ы с информационными входами дополнительного регистра , первый и второй управл юоще входы , тактовый вход и выход которого соединены соответственно с инверсными выходами второго триггера и блока сравнени  сигналов, тактовым вько- дом передатчика сигналов и вторым входом основного коммутатора, управл ющие входы которого подключены к пр мому и инверсному выходам второго триггера, причем адресные выходы передатчика сигналов соединены с входами формировател  блокирующих сигналов и адресными входами оперативно-запоминающего блока, информационные входы и выходы которого соединены соответственно с другими выходами основного регистра и с вторыми ин- формационн.ыми входами блока сравнени  сигналов, блокировочные входы которого соединены с выходами формировател  блокирующих сигналов-, при этом инверсный выход блока сравнени  сигналов подключен к второму входу iiepBoro триггера и через счетчик - к управл ющему входу дополнительного коммутатора, управл ющий и тактовый выходы передатчика сигналов подключены соответственно к входу формировател  сигналов и к первому входу блока совпадений, выходы первого триггера, соединены с вторыми входами блока совпадений,, управл ющие входы оперативно-запоминающего блока подключены к первому и второму выходам формировател  сигналов, управл ющий вход блока сравнени  сигналов соединен с ,третьим выходом формировател  сигналов , выходы блока совпадении подключены к входам, второго триггера, инвер- шый выход которого соединен с- входом

   30

   35

   }123329 т6

   дополнительного канала св зи, а наподключен к управл н чему входу прием- приемной стороне выход дополнительно-ника сигналов, дополнительные выхо- го канала св зи соединен с входомды которого соединены с информацион- селектора сигналов, выход которогоным1 входами коммутатора.