SU624228A1 - Arrangement for computing function: y equals e raised to x power - Google Patents
Arrangement for computing function: y equals e raised to x powerInfo
- Publication number
- SU624228A1 SU624228A1 SU772455330A SU2455330A SU624228A1 SU 624228 A1 SU624228 A1 SU 624228A1 SU 772455330 A SU772455330 A SU 772455330A SU 2455330 A SU2455330 A SU 2455330A SU 624228 A1 SU624228 A1 SU 624228A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- input
- code
- output
- value
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Pulse Circuits (AREA)
Description
Изобретение относитс к области .вычио пигепькрй техники и может быть и.спопьаовано цп вычиспени функций У ё и У Е-М X при использовании чиспо-импупьсных коцов, а также в различных функ ционапьных устройствах и цифровых измеритепьных приборах.The invention relates to the field of computing technology and can be used to compute the functions of the U and U E-M X using numerical-impedance co-operation, as well as in various functional devices and digital devices.
По основному авт.св. № 369565 известно устройство цп вычислени функцииAccording to the main auth. No. 369565 Known Device CPU Calculation Function
Ч « е , содержащее счетчик, выхоцы разр дов которого подключены к управл емым входам схем запрета, счетчик ре гистр, выходы разр дов которого подкпю чены к управл ющим входам запрета и схем сборки.An e, containing a counter, the outputs of the bits of which are connected to the control inputs of the inhibit circuits, the register counter, the outputs of the discharge bits of which are connected to the control inputs of the inhibit and assembly circuits.
Недостатком его вл етс невозможность вычиспени функции j.-tnoC,Its disadvantage is the impossibility of computing the function j.-tnoC,
Целью изобретени вл етс расширение класса решаемых задач, путем вычислени дополнительно функции Ya Evt X . The aim of the invention is to expand the class of tasks to be solved by additionally calculating the function Ya Evt X.
Это достигаетс тем, что в устройство введены элемент И, дополнительные счетч. чики, схема сравнени , триггер и элемент задержки, вход которого соединен с входом первого дополнительного счетчикаThis is achieved by introducing an AND element into the device, additional counts. ticks, a comparison circuit, a trigger and a delay element whose input is connected to the input of the first additional counter
п входом устройства, выхоц эпемента задержки соединен со входом счетчика и первым входом элемента И, выход которо го соединен с входом второго цопопнитепь ного счетчика, а второй вход эпемента И роединен с единичным выходом триггера, вход которого соединен с выходом схемы сравнени , перва группа входов которой соецинена с выхопами первого аопопнитепьного счетчика а втора группа входов соединена с выходами счетчика-регистра .The device's input, the output of the delay element is connected to the input of the counter and the first input of the element AND whose output is connected to the input of the second user counter, and the second input of the connection I to the single output of the trigger, the input connected to the output of the comparison circuit, the first group of inputs which is connected with the outlets of the first one counter and the second group of inputs is connected to the outputs of the counter-register.
На фиг. 1 показано устройство дл вычислени функции е на фиг. 2 г графики его работы.FIG. 1 shows a device for calculating the function e in FIG. 2 g of his work schedule.
Устройство содержит входную клемму 1, первый дополнительный счетчик 2, &ле мент задержки 3, устройство цп вычиолени функции Y е 4, элемент И 5, счетчик в, счетчик-регистр 7, схемы запрета 8, схему. ИЛИ 9, схему сравнени 1О, второй цопопнитепьный счетчик 11, триггер 12.The device contains an input terminal 1, the first additional counter 2, & delay 3, the device for calculating the functions Y e 4, element 5, counter v, counter register 7, prohibition circuits 8, the circuit. OR 9, comparison circuit 1O, second counter counter 11, trigger 12.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772455330A SU624228A1 (en) | 1977-02-22 | 1977-02-22 | Arrangement for computing function: y equals e raised to x power |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772455330A SU624228A1 (en) | 1977-02-22 | 1977-02-22 | Arrangement for computing function: y equals e raised to x power |
Publications (1)
Publication Number | Publication Date |
---|---|
SU624228A1 true SU624228A1 (en) | 1978-09-15 |
Family
ID=20696624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772455330A SU624228A1 (en) | 1977-02-22 | 1977-02-22 | Arrangement for computing function: y equals e raised to x power |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU624228A1 (en) |
-
1977
- 1977-02-22 SU SU772455330A patent/SU624228A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU624228A1 (en) | Arrangement for computing function: y equals e raised to x power | |
SU729586A1 (en) | Number comparing arrangement | |
SU1368961A1 (en) | Pulse number to time interval converter | |
SU1319264A1 (en) | Pulse shaper | |
SU1531215A1 (en) | Pulse counter in maximum fibonacci codes | |
SU718931A1 (en) | Modulo eight counter | |
SU1727140A1 (en) | Statistic analyzer | |
SU744967A1 (en) | Device for converting number code into pulse frequency | |
SU938393A1 (en) | Scaling device | |
SU1312497A1 (en) | Device for measuring errors in codes | |
SU1659997A1 (en) | Comparison number device | |
SU738176A1 (en) | Decade counter | |
SU1182667A1 (en) | Frequency divider with variable countdown | |
SU1411952A1 (en) | Multiplier of pulse recurrence rate | |
SU1038886A1 (en) | Phase meter | |
SU1757098A1 (en) | Recalculation circuit in fibonaci code | |
SU1019447A1 (en) | Binary-decimal code-frequency multiplier | |
SU571915A1 (en) | Pulse frequency divider with adiustable division factor | |
SU515289A1 (en) | Pulse frequency divider | |
SU590735A1 (en) | Multiplication arrangement | |
SU1555839A1 (en) | Pulse repetition frequency multiplier | |
SU518003A1 (en) | Reversible decimal pulse counter | |
SU1211763A1 (en) | Device for dividing analog signals | |
SU447850A1 (en) | Pulse counter | |
SU1013975A1 (en) | Computing device |