SU624228A1 - Arrangement for computing function: y equals e raised to x power - Google Patents

Arrangement for computing function: y equals e raised to x power

Info

Publication number
SU624228A1
SU624228A1 SU772455330A SU2455330A SU624228A1 SU 624228 A1 SU624228 A1 SU 624228A1 SU 772455330 A SU772455330 A SU 772455330A SU 2455330 A SU2455330 A SU 2455330A SU 624228 A1 SU624228 A1 SU 624228A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
input
code
output
value
Prior art date
Application number
SU772455330A
Other languages
Russian (ru)
Inventor
Владислав Филиппович Примиский
Лариса Андреевна Цуканова
Надежда Сергеевна Клименко
Original Assignee
Всесоюзный научно-исследовательский институт аналитического приборостроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный научно-исследовательский институт аналитического приборостроения filed Critical Всесоюзный научно-исследовательский институт аналитического приборостроения
Priority to SU772455330A priority Critical patent/SU624228A1/en
Application granted granted Critical
Publication of SU624228A1 publication Critical patent/SU624228A1/en

Links

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Pulse Circuits (AREA)

Description

Изобретение относитс  к области .вычио пигепькрй техники и может быть и.спопьаовано цп  вычиспени  функций У ё и У Е-М X при использовании чиспо-импупьсных коцов, а также в различных функ ционапьных устройствах и цифровых измеритепьных приборах.The invention relates to the field of computing technology and can be used to compute the functions of the U and U E-M X using numerical-impedance co-operation, as well as in various functional devices and digital devices.

По основному авт.св. № 369565 известно устройство цп  вычислени  функцииAccording to the main auth. No. 369565 Known Device CPU Calculation Function

Ч « е , содержащее счетчик, выхоцы разр дов которого подключены к управл емым входам схем запрета, счетчик ре гистр, выходы разр дов которого подкпю чены к управл ющим входам запрета и схем сборки.An e, containing a counter, the outputs of the bits of which are connected to the control inputs of the inhibit circuits, the register counter, the outputs of the discharge bits of which are connected to the control inputs of the inhibit and assembly circuits.

Недостатком его  вл етс  невозможность вычиспени  функции j.-tnoC,Its disadvantage is the impossibility of computing the function j.-tnoC,

Целью изобретени   вл етс  расширение класса решаемых задач, путем вычислени  дополнительно функции Ya Evt X . The aim of the invention is to expand the class of tasks to be solved by additionally calculating the function Ya Evt X.

Это достигаетс  тем, что в устройство введены элемент И, дополнительные счетч. чики, схема сравнени , триггер и элемент задержки, вход которого соединен с входом первого дополнительного счетчикаThis is achieved by introducing an AND element into the device, additional counts. ticks, a comparison circuit, a trigger and a delay element whose input is connected to the input of the first additional counter

п входом устройства, выхоц эпемента задержки соединен со входом счетчика и первым входом элемента И, выход которо го соединен с входом второго цопопнитепь ного счетчика, а второй вход эпемента И роединен с единичным выходом триггера, вход которого соединен с выходом схемы сравнени , перва  группа входов которой соецинена с выхопами первого аопопнитепьного счетчика а втора  группа входов соединена с выходами счетчика-регистра .The device's input, the output of the delay element is connected to the input of the counter and the first input of the element AND whose output is connected to the input of the second user counter, and the second input of the connection I to the single output of the trigger, the input connected to the output of the comparison circuit, the first group of inputs which is connected with the outlets of the first one counter and the second group of inputs is connected to the outputs of the counter-register.

На фиг. 1 показано устройство дл  вычислени  функции е на фиг. 2 г графики его работы.FIG. 1 shows a device for calculating the function e in FIG. 2 g of his work schedule.

Устройство содержит входную клемму 1, первый дополнительный счетчик 2, &ле мент задержки 3, устройство цп  вычиолени  функции Y е 4, элемент И 5, счетчик в, счетчик-регистр 7, схемы запрета 8, схему. ИЛИ 9, схему сравнени  1О, второй цопопнитепьный счетчик 11, триггер 12.The device contains an input terminal 1, the first additional counter 2, & delay 3, the device for calculating the functions Y e 4, element 5, counter v, counter register 7, prohibition circuits 8, the circuit. OR 9, comparison circuit 1O, second counter counter 11, trigger 12.

Claims (2)

В устройстве вычисл етс  ив само значение функции ., а симметрич3 ное ему огносигепьно биссектрисы перво го и третьего коорлинагных угпов аиеченне функции ( Z L} этом вспецствие вышеуказанной симмегрии и обратимости функций У еиУ е«Х,,0|Х2 , Из графиков (фиг. 2) вицно, что pX.., а OX2 J:X2-CX., т.е. цпж опрецепени  СХ необхоцимо найти такое значение аргумента ОХ функции Y , ррцината которой AXt равна ио комому аргументу ОХ. Устройство работает следующим образом , Через вхоц 1 поступает чиспо-импупь оный коц числа М PJV/2 , гце F частота слецовани  импульсов на вхоце, Т- врем  преобразовани , ff - чиспо разр дов в счетчике 6. Длительность вре мепн зааержки Т импульсов в пинии зацержки выбрана больше времени Т, вре мени записи число-импульсного кода N в счетчик 6, т.е. Т Т. Таким образом в счетчик 6 чнспо- кмпульсный код NI начнет поступать толь ко тогда, когца он уже полностью запишетс в первый дополнительный счетчик 2. Пройд  элемент задержки 3, число-импульс ныйкод W посту пи т на вход устройства дл вычислени  функции , на счетчик б и на первый вхоц элемента И 5, на втором вхоце которого разрешающий (единичный) потенциал с единичного выхода триггера 12 (триггер находитс  в состо нии 1) Текущие значени  чиспо-имнупьсного копа MI будут записыватьс  в счегчик 6 и второй цопопнительиый счетчик 11 через эпеь-.ент И 5 одновременно. Работа устройства дл  вы числени  ции происходит следующим образом. Независимости от кода, получаемого счетчике-регистре 7, частоте импульсов на выходе схемы ИЛИ 9 будет равна Р L/l FO Y 7 У в счетчи ке-регистре 7. Y-J-ipoYdt; 2иУ«- ш«Г е . Таким образом, по мере поступлени  теку щих значений число-пк гтульсного коца N j на выходе счетчика-регистра формируетс  ргизрастающий текущий код Y« , который сравниваетс  с полностью записанным .значением кода N в первом дополнительном счетчике In the device, the function value itself is calculated, and the fire-symmetric bisectrix of the first and third coordinating functions is symmetric to it (ZL} this is the result of the above symmetry and reversibility of the functions UeU e "X, 0 | X2, From the graphs (Fig. 2) it is clear that pX .., and OX2 J: X2-CX., I.e., the CX of the CX representation, it is necessary to find the value of the argument OX of the function Y, the counterpart of which AXt is equal to its argument OX. The device works as follows, Through the input 1 enters a numerical value of the number M of PJV / 2, Hz F in on input, T is the conversion time, ff is the number of bits in the counter 6. The duration of the delay T of pulses in the hold line is longer than T, the time of writing the number-pulse code N to counter 6, i.e. T Thus, the 6-pulse-pulsed NI code will start to arrive only when it is completely written to the first additional counter 2. Pass delay element 3, the pulse number W is passed to the device input to calculate the function, to the counter b and on the first inlet of element I 5, on the second inlet of which it is resolving (unit -border) potential with trigger output unit 12 (trigger is in state 1) Current value Chispa imnupsnogo cop-MI will be recorded in schegchik tsopopniteliy 6 and the second counter 11 through the AND .ent epe-5 simultaneously. The operation of the device for calculating occurs as follows. Regardless of the code received by the counter-register 7, the pulse frequency at the output of the circuit OR 9 will be equal to Р L / l FO Y 7 У in the counter ke-register 7. Y-J-ipoYdt; 2iU "- w" T e. Thus, as the current values of the number-pc of the pulse cell N j arrive, the output current code Y "is generated at the output of the register counter, which is compared with the fully recorded value of the code N in the first additional counter 2. При некото284 ром текущем значении   кс)г о Ы , происходит равенство кодов Y 6 на выходе счетчика-регистра 7 и W i в первом дополнительном счетчике 2, N 1 « е 2 . Это равенство фиксируетс  схемой сравнени  1О, котора  при этом выдает сигнал на выход, этот импульсный сигнал перебрасывает триггер 12 в состо ние О, и тем самым на второй вход элемента И 5 теперь поступает запрещающий (нулевой) потенциал, элемент И 5 закрываетс . В счетчике 11 прекращаетс  дальнейша  запись текущих значений коца V , в HfeM записываетс  число N7 -В силу вышеуказанной симметрии значение кода ti/ , записанное во втором дополнительном счетчика 11, будет равно значению орчинаты функции Y Ew X при аргументе W j , г.е. W El1 W j Так как значение кода N л лишь текущее значение искомого кода N , то после фиксации W во второй дополнительный счетчик 11 код N j еще будет поступать на вход устройства дл  вычислени  функции Y е 4 . Ooche окончательной записи кода W| на выходе счегчика регистра 7 сформируетс  код е i. Код Е« W| определенный ранее , хранитс  во втором дополнительном счетчике 11. Предлагаемое изобретение расшир ет функциональные возможности устройства. При этом аппаратурные затраты возрастают незначительно. Формула изобретени  Устройство дл  вычислени  функции Y е по авт. св. № 369565, о т личоющеес   тем, что, с целью расширени  класса решаемых задач устройства путем вычислени  дополнительно функции V 2 ft X , в него введены элемент И, дополнительные счетчики, схема сравнегш , триггер и элемент задержки , вход которого соединен с входом первого дополнительного счетчика и входом устройства, выход элемента задержки соединен со входом счетчика и первым входом элемента И, выход которого соединеа с входом второго дополнительного счетчи ча, а второй.вход элемента И соединен с единичным выходом триггера, вход которого соединен с выходом схемы сравнени , перва  rjiynna входов которой соединена с выходами первого дополниельного счетчика, а втора  группа входов соединена с выходами счетчика-регистра .2. With a certain current value of cc) r o s, the codes Y 6 at the output of the counter-register 7 and W i in the first additional counter 2, N 1 «e 2, are equal. This equality is fixed by the comparison circuit 1O, which in this case gives a signal to the output, this pulse signal transfers trigger 12 to the state O, and thus the prohibitory (zero) potential is now fed to the second input of element And 5, and element 5 closes. In counter 11, further recording of the current kotz V values is stopped, the number N7 is written in HfeM. By virtue of the above symmetry, the code value ti / recorded in the second additional counter 11 will be equal to the orcinate value of the function Y Ew X with the argument W j, e. W El1 W j Since the value of the code N L is only the current value of the desired code N, after fixing W to the second additional counter 11, the code N j will still be input to the device for calculating the function Y e 4. Ooche final W code entry | At the output of the register register 7, the code e i will be generated. Code E "W | previously defined, is stored in a second optional counter 11. The present invention extends the functionality of the device. In this case, hardware costs increase slightly. The invention is a device for calculating the function Y e according to the ed. St. No. 369565, which is based on the fact that, in order to expand the class of tasks of the device by calculating additionally the function V 2 ft X, an element I, additional counters, a comparison circuit, a trigger and a delay element whose input is connected to the input of the first additional the counter and the input of the device, the output of the delay element is connected to the input of the counter and the first input of the element I, the output of which is connected to the input of the second additional counter, and the second input of the element I is connected to the single output of the trigger, whose input oedinen yield comparing circuit rjiynna first input coupled to the outputs of the first counter is additionally, a second set of inputs connected to the outputs of the register-counter.
SU772455330A 1977-02-22 1977-02-22 Arrangement for computing function: y equals e raised to x power SU624228A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772455330A SU624228A1 (en) 1977-02-22 1977-02-22 Arrangement for computing function: y equals e raised to x power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772455330A SU624228A1 (en) 1977-02-22 1977-02-22 Arrangement for computing function: y equals e raised to x power

Publications (1)

Publication Number Publication Date
SU624228A1 true SU624228A1 (en) 1978-09-15

Family

ID=20696624

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772455330A SU624228A1 (en) 1977-02-22 1977-02-22 Arrangement for computing function: y equals e raised to x power

Country Status (1)

Country Link
SU (1) SU624228A1 (en)

Similar Documents

Publication Publication Date Title
SU624228A1 (en) Arrangement for computing function: y equals e raised to x power
SU729586A1 (en) Number comparing arrangement
SU1368961A1 (en) Pulse number to time interval converter
SU1319264A1 (en) Pulse shaper
SU1531215A1 (en) Pulse counter in maximum fibonacci codes
SU718931A1 (en) Modulo eight counter
SU1727140A1 (en) Statistic analyzer
SU744967A1 (en) Device for converting number code into pulse frequency
SU938393A1 (en) Scaling device
SU1312497A1 (en) Device for measuring errors in codes
SU1659997A1 (en) Comparison number device
SU738176A1 (en) Decade counter
SU1182667A1 (en) Frequency divider with variable countdown
SU1411952A1 (en) Multiplier of pulse recurrence rate
SU1038886A1 (en) Phase meter
SU1757098A1 (en) Recalculation circuit in fibonaci code
SU1019447A1 (en) Binary-decimal code-frequency multiplier
SU571915A1 (en) Pulse frequency divider with adiustable division factor
SU515289A1 (en) Pulse frequency divider
SU590735A1 (en) Multiplication arrangement
SU1555839A1 (en) Pulse repetition frequency multiplier
SU518003A1 (en) Reversible decimal pulse counter
SU1211763A1 (en) Device for dividing analog signals
SU447850A1 (en) Pulse counter
SU1013975A1 (en) Computing device