SU616626A1

SU616626A1 - Arrangement for control of crt scanning

Info

Publication number: SU616626A1
Application number: SU762428144A
Authority: SU
Inventors: Геннадий Григорьевич Кашко; Вячеслав Федорович Каплун
Original assignee: Научно-Исследовательский И Конструкторский Институт Периферийного Оборудования
Priority date: 1976-12-13
Filing date: 1976-12-13
Publication date: 1978-07-25

Description

(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РАЗВЕРТКОЙ ЭЛЕКТГОННОЛУЧЕВОЙ ТРУБКИ(54) DEVICE FOR CONTROLLING ELECTRON BELT TURN

Изобретение относитс к области вычислительной техники и может быть использовано в устройствах отображени информации.The invention relates to the field of computing and can be used in information display devices.

Известно устройств.о дл управлени разверткой , содержащее блок св зи, блок пам ти, 5 генератор импуЛ1 сов и усилитель координат.Devices for controlling the sweep are known, comprising a communication unit, a memory unit, 5 impulse generator and a coordinate amplifier.

Наиболее близким к изобретению по технической суищости вл етс устройство дл управ , лени разверткой электроннолучевой трубки, содержащее генератор импульсов, выход ко- ю торого- подключен ко входу блока пам ти, последовательно соединенные -коммутатор, преобразователь код-напр жение, блок согласовани и усилитель координатной развертки. The closest to the invention in terms of technical sophistication is a device for controlling the sweep of a cathode ray tube, which contains a pulse generator, the output of which is connected to the input of the memory unit, connected in series by a switch, a code-voltage converter, a matching unit and an amplifier coordinate sweep.

Недостатком известных устройств вл ет- 15 с ограт1чедаое быстродействие за счет потери времени при формировании стробирующих сигна-лов .A disadvantage of the known devices is 15 seconds, the limited performance due to the loss of time during the formation of the strobe signals.

Целью изобретени вл етс повышение 20 быстродействи устройства.The aim of the invention is to increase the speed of the device 20.

Это достигаетс тем, что устройство содержит блок селекции старших разр дов, выходы которого подключены ко входам коммутатора,первмр входы блока селекии старишх разр дов 25This is achieved by the fact that the device contains a high-order selection unit, the outputs of which are connected to the inputs of the switch, the first inputs of the selekie unit and the older bits 25

соединены с выходами блока пам ти, втфые с другим выходом генератора импульсов.connected to the outputs of the memory unit, VTP to another output of the pulse generator.

На чертеже представлена блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Устройство состоит из блока 1 пам ти, генератора 2 импульсов, усилител 3 к:оординатной развертки, блока 4 согласовани , преобразовател 5 код-напр жение, коммутатора 6, запоминающих злемштов 7, элементов 8 задержки , элементов ИЛИ 9, блока 10 селекции старших разр дов, состо щего из N идентичных чеек 11, кажда из котфых содержит элемент 12 фиксации переключени разр да, элементы И 13 и 14.The device consists of a block of 1 memory, a generator of 2 pulses, an amplifier 3 to: coordinate sweep, a block of 4 matching, a code-voltage converter 5, a switch 6, memory zlemstov 7, delay elements 8, elements OR 9, a block 10 of selection of senior bits A port consisting of N identical cells 11, each of which contains a bit switch latch element 12, And elements 13 and 14.

Устройство работа ет следующим образом. В исходном состо нии уровни сигналов на выходах блока 1 соответствуют зфовн м сипи- , лов на выходах соответствующих разр дов коммутатора 6. По тактовому сигналу, поступаюшрму на вход блока 1 от генератора 2, в блоке 1 устанавливаетс новый код ( выходных сигналов некоторых разр дов измен ютс на противоположные). На выходах коммутатора 6 сохран етс старый код. Таким образом, после завершени переходньвс процессов в чейках блока 1 на входы элементов 12 nocrynaigT одновременно сигналы нового состо нн блока пам тн и сигналы, соответствующие его пред , шествующему состо ний. На пр мых выходах элементов 12 тех разр дов, уровни сигналов которых не изменились, устанавливаетс логический О, а тех разр дов, состо ние котфьрс изменилось на противоположное, - логическа t Логические 1 с пр мых выходов элементов 12 всех переключающихс (изменивших свое состо ние в блоке 1) ра:ф дов поступают на третьи входы элементов 14, а логические О соступают с инверсных выходов злемента 12 и распростран ютс прследрвателыю на вторые входы злемеитов 13 и 14 всех младших (после старшего переключающегос ) разр дов . Это обеспечивает по вл ение логических на втором и третьем входах элемента 14 И только одного (именно переключающегоо ) разр да. Очередной тактовый импульс от генератора 2, поступающий на первые входы элементов 14 всех разр дов, формирует импульс на выходе элемента 14 только одного старшего переключаю- щего разр да. Этот импульс через второй вход элемента 9 поступает на второй вход (входсин хронизац)1и) элемента 7 данного разр да комму татора и обеспечивает его немедленное переключение (приводит уровень вьосодного сигнала элемента 7 в соответствие с ypoioHeM сигнала, на выходе данного разр да блока 1). Этот же импульс с выхода злемента 9 старшего переключающегос разр да через цепочку последовательно вк юченньис элементов 8 задержки и 31лемент 9 распро грш етс последовательно на все младшие разр ды коммутатора с задержкой на каждом разр де-на врем , определ емое элементом 8 задержки, и поочередно либо подтверждает, либо измен ет состо ние ключевых запоминающих элементов 7, привод их в соответствие с состо нием чеек блока пам ти. Дл того, чтобы переключение элемента 7 не привело к немедлешсому пропаданию логической 1 на пр мом выходе элемента 12, на третий вход этого элемента поступает тот же стробирующий импульс с генератора 2 и блокирует смену состо ни выходных сигналов элемента 12 на врем действи стробирующего импульса. На вход элемента 8 задержки самого старшего разр да должеи поступать логический О, а на вторые входы элементов 13 и 14 самого старщего разр да - логическа 1. . изобретени Устройство дл управлени разверткой электроннолучевой трубки, содержащее генератор импульсов, один выход которого подключен ко входу блока пам ти, последовательно соединеннью коммутатор, преобразователь коднапр }|«ние , блок согласовани и усилитель координатной развертки, о т л к ч а ю щ е е с тем, 4tq,c целью повышени быстродействи устройства, оно содержит блок селекции старщих разр дов. выходы которого подключены ко входу коммутатора, первые входы блока селекции crapumic разр дов соединены с выходами оамцщ, цторыб с другим вщо дом г0нера)т«||й JtiMfiyflThe device operation is as follows. In the initial state, the levels of the signals at the outputs of block 1 correspond to the corresponding grids at the outputs of the corresponding bits of the switch 6. The new code (the output signals of some bits) sets the clock signal to the input of block 1 from generator 2. reversed). At the outputs of the switch 6, the old code is stored. Thus, after the completion of transitions in the cells of block 1 to the inputs of elements 12 nocrynaigT, the signals of the new state of the memory block and the signals corresponding to its previous state are simultaneously. At the direct outputs of elements 12 of those bits, the signal levels of which have not changed, a logical O is established, and those bits, the catfires state has changed to the opposite, logical t Logical 1 from the direct outputs of elements 12 of all switching (changed their in block 1) pa: fodov arrive at the third inputs of the elements 14, and logical O comes from the inverse outputs of the element 12 and propagates by the trace to the second inputs of the zlemeite 13 and 14 of all the younger (after the highest switching) bits. This ensures the appearance of logic on the second and third inputs of the element 14 And only one (precisely switching) bit. The next clock pulse from generator 2, arriving at the first inputs of elements 14 of all bits, generates a pulse at the output of element 14 of only one high-order switching bit. This pulse through the second input of element 9 enters the second input (input sync) 1 and) of element 7 of this switch bit and provides its immediate switching (adjusts the output signal of element 7 in accordance with ypoioHeM signal, at the output of this bit of block 1) . The same pulse from the output of the element 9 of the highest switching bit through the chain is successively in the juvenile delay elements 8 and the 31 element 9 is distributed successively to all the lower bits of the switch with a delay for each discharge time-factor determined by the delay element 8, and alternately either confirms or changes the state of the key storage elements 7, adjusting them in accordance with the state of the cells of the memory block. In order for the switching of element 7 not to lead to the immediate disappearance of logical 1 at the direct output of element 12, the third gate of this element receives the same strobe pulse from generator 2 and blocks the change of state of the output signals of element 12 for the duration of the gate pulse. Logic O arrives at the input of the delay element 8 of the most senior bit, and logical 1 arrives at the second inputs of the elements 13 and 14 of the most significant bit. of the invention. A device for controlling the sweep of a cathode ray tube, comprising a pulse generator, one output of which is connected to the input of a memory unit, a serially connected switch, a code converter | | ние, a matching unit and a coordinate sweep amplifier, so, 4tq, in order to improve the speed of the device, it contains a block for the selection of high-order bits. the outputs of which are connected to the input of the switch, the first inputs of the crapumic selection block of the bits are connected to the outputs of the switch, between the other and the other side) t "|| JtiMfiyfl