SU585505A1 - Устройство дл сопр жени основной и вспомогательной вычислительных машин - Google Patents
Устройство дл сопр жени основной и вспомогательной вычислительных машинInfo
- Publication number
- SU585505A1 SU585505A1 SU752141253A SU2141253A SU585505A1 SU 585505 A1 SU585505 A1 SU 585505A1 SU 752141253 A SU752141253 A SU 752141253A SU 2141253 A SU2141253 A SU 2141253A SU 585505 A1 SU585505 A1 SU 585505A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- information
- output
- exchange
- control
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ОСНОВНОЙ И ВСПОМОГАТЕЛЬНОЙ ВЫЧИСЛИТЕЛЬНЫХ МАШИН
вавмого устройства сопр$1жени не обеспв чивает индикации обменной информации как дл анализа результатов промежуточных решений, так и дл контрол входной инфо1 мапин дополнительной вычислительной маши- вы.
Целью изобретений вл етс р д1ирение функциональных возможностей устройства|.
Поставленна цель достигаетс тем, что устройство дополнительно ooдepжйf дешифратор подтактов| обмена, блок приостанова j вспомогательной электронной вычислитель- ной машины, датчик периода обмена, буферный блок пам ти и блок выбора контрольных слов, причем управл кчций выход вспомогвтельной электронной вычислительной iNtamaHbl соединен с первым входом дешифратора подтактов обмена, первый, второй и третий выходы которого соединенны соответственно со вторым входом блока режимов,, обмена, с входом бпока прерывани , с входом блока приостанова вспомогательной злек тронной вычиспитепьнсЛ машины, выход бпока приостанова соединен с управл ющим входом вспомогательной электронной вычислительной машины, информационный выход регистра приема-выдачи информации соединен с входом блока выбора контрольныхслов ,; управл ющий вход которого соединен с выходом блока режимов обмена, информационный выход вспомогательной электронной рычислитйльной машины соединен с входом датчика периода обмена, выход которого Сое динен со вторым входом дешифратора подтактов обмена, третий информационный выход и вход регистра приема- выдачи информации соединены соответственно ;t G-информа ционным входом и выходом буферного блока пам ти, управл ющий вход которого соединен с выходом блока режимов обмена,
На чертеже приведена функциональна схема предлагаемого устройства.
Устройство дл сопр жени основной и вспомогательной вычислительных маши содержит вспомс :ательную электронную вычислительную машину (ВЭВМ) 1, основную-, электронную вычиспитеньную; машину (ОЭВМ 2, дешифратор подтактов обмена 3, блок приостанова 4 ВЭВМ, датчик 5 периода обме на, блок согласовани 6, блок прерывани 7 OSBMJ блок режимов обмена 8, регистр 9 приема-выдачи информации, буферный блок пам ти 10, блок выбора контрольных слов 11.
Работа предлагаемого устройства осушествл етс следующим образом,
ВЭВМ 1 осуществл ет ввод первичной информации и ее обработку в соответствии с заложенной .в ней программой. Обработка информации осуществл етс циклами, каждый
из которых состоит из отдельных тактов, причем ввод и вывод информации кйк первичной , так и дл ОЭВМ 2 осуществл етс в подтактах каждого такта. В результате обработки инфбрмацйи;в оперативной пам ти ОЭВ 2 формируетс массив информации, передачзГ которого в ВЭВМ 1 обеспечивает предлагаемое устройство,
В дещифратор подтактов обмена 3 из ВЭВМ 1 поступает текущее значение двенадцатиразр дного кода. В блоке дешифратора подтактов обмена 3 происходит выделение и дешифраци определенных разр дов /этого кода,, кото|5ые представл ют такты и подтакты ВЭВМ. i
Параллельно с выводом кода ВЭВМ 1 обеспечивает вывод в блок датчика периода обмена 5 текущего значени двадцатичетырехразр дного кода циклов работы. Блок 5 принимает код циклов и запоминает его. Разработанна заранее программа ОЭВМ 2J определ ет необходимое врем обработки информации, что свл етс исходно информацией дл выбора периода обмена между основной и вспомогательной вычислитеными машинами. При этом в зависимости от объема решаемых задач измен етс период ,обмена информацией. Признак выбора одного из фиксированных периодов обмена информацией выбираетс вручную с помощью р да переключателей датчика периода обмена 5. Признак периода обмена поступает в схему формировани управл ющего сигнала периода обмена блока 5, при этом осуществл етс выделение цикла и его признака на временной оси отйосительно сигнала опорного генератора ВЭВМ 1, по истечении которого в работе устройства должна начатьс подготовка и вывод информации в буферный блок пам ти 10.
Сформированный в датчике периода обмена 5 импульс признака кода цикла поступает в дешифратор подтактов обмена 3, тем самы вырабатыва йа временной оси цикла такты, подтакты, в которых осуществл етс вывод информации в буферный блок пам ти 10, исход из заранее разработанной стуктуры ввода-вывода.
Claims (2)
- Дешифратор : подтактов обмена 3 при получении исходной информации анализирует номера подтактов каждого такта и при поступлении подтактов вывода информации выдает в блок приостанова ВЭВМ 4 управл ющие сигналы. Блок 4 принимает указанные сигналы и формирует сигналы признака непрограммированной команды (нк) приостановки ВЭВМ 1 и адресную часть чейки опетивной пам ти ВЭВМ 1, из которой должна быть списана информаци . При формировании указанных сигналов сигнал адресной части несколько опережает сигнал признака НК так, что поступление признака НК вл етс командой дл съема информации с уже выбранной чейки.. По поступлении очередного подтакта вывода информации блок щшостанова 4 ВЭВМ формирует повторна указанные выше сигналы, по которым описываетс очередное информационное слово. Формируемые таким образом сигналы поступают в ВЭВМ 1 и при наличии признака НК прио танавливаетс вычислительной процесс ВЭБМ 1. Затем информационное слово выводитс из ВЭВМ 1 и поступает в регистр приема-выдачи информации.. 9. Одновременно с формированием сигналов i дл ВЭВМ 1 в дешифраторе подтактов обмена 3 формируютс управл ющие сигналы дл блока реж мов обмена 8, тем самым определ режим его работы, т.е. считывание информации с ВЭВМ 1 и ее запись уЭ буферный блок пам ти 1О. Блок режимов обмена 8 формирует перво начально сигнал обнулени регистра приемавыдачи информации 9, а затем сигнал записи , который совпадает со временем по влени сигналов кода на выходах регистра приема-выдачи информации 9, осуществл запись информационного слова в регистр приема-выдачи информации одновременно с формированием управл ющих сигналов дл записи. В блоке режимов обмена 8 формиру с управл ющие сигналы дл блоков 10 и . 11. Указанные сигналы поступают в буферный блок пам ти 10 и устанавливают его в исходное состо ние. Сигнал, снимаемый с блока 1О, вл етс адресом чейки пам ти МОЗУ. Указанный сигнал подготавливает чейку дл переписывани информации с регистра приема-выдачи информации 9 в бло 10. Буферный блок пам ти 10 осуществл ет перепись информации с регистра приема-выд чи информации 9 во внутреннюю пам ть блока 10. При записи последнего слова в буферный блок пам ти 10 дешифратор подтактов обмена 3 формирует и выдает; в блок прерывани 7 ОЭВМ признак окончани вывода информации из ВЭВМ 1 в блок 10 При этом блок прерывани 7 ОЭВМ выра:батывает сигнал прерывани программы ОЭВМ 2. Указанный ( поступает в бло согласовани 6, где преобразуетс по ампли туде и пол рности, пригодной дл управлени ОЭВМ 2. Преобразованный сигнал поступает Ъ ОЭВМ 2, что вл етс командой дл прерывани программы ОЭВМ. По этому сигналу ОЭВМ 2 передает упр ление на чтение информации из блока 10. При этом выраба1Ъ1ваютс сначала подгото вительна комауда, а затй.м исполнительна Чтение, импульсы которых посредством блока 6 поступают в блок режимов обмена 8, мен его режим работы. Вырабатываемые в блоке 8 сигналы поступают в блок 10, обнул ют его. Блок режимов обмена 8 вырабатывает также сигнал обнулени регистра приемавыдачи информации 9, подготавлива его к приему информационного слова из блока 1О. При формировании блоком 10 импульса обращени осуществл етс списывание информации из чейки пам ти и запись ее по сигналу блока 8 в регистр приема-выдачи информации 9. Управл ющие импульсы исполнительной команды ОЭВМ 2 списывают информацию с регистра приема-выдачи информации 9. Импульсы информации поступают в блок согласовани 6, масштабируютс , а затем поступают в регистр ОЭВМ 2. При выработке очередной исполнительной команды в ОЭВМ 2 - осуществл етс очередное описывание аналогичным образом. По окончании считывани информационных слов из блока 10 и запись их в пам ть ОЭВМ 2 сбрасываетс триггер Чтение в блоке режимов обмена 8, переводит режим работы блока 8 на запись информации из ОЭВМ 2 в блок 10. Чтение информации при этом осуществл етс по управл ющим сигналам подготовительной и исполнительной команд, вырабатываемых в ОЭВМ 2. После записи информации из ОЭВМ 2 в блок 10 осуществл етс запись ее в пам ть ВЭВМ 1. При этом выработка управл ющих сигналов осуществл етс устройствами описанным выше образом. В цел х анализа или контрол обменных | управл ющих слов блок 8 формирует управл ющие сигналы, прив занные к сигналу опорно;го генератора ВЭВМ 1, которые поступают в блок выбора контрольных слов 11. При приемесигнапов схема управлени блока 11 формирует строб разрешени приема информации из блока 9 в блок 11. Запись информации осуществл етс по управл ющим сигналам блока 8. При записи любого иэ информаЬибЭНых слов в блоки 9 и 11 счетчик номера слов схемы управлени бл9ка 11 подсчитывает номера обменных слов по сигналам блока 8, анализируетс код номера обменного слова п при совпадении текущего кода номера слова с кодом, набранным с помощью ;наборного пол , обры - вает строб, тем самым фиксиру в контрольном регистре значени обменного слова. Зафиксированна информаци в контрольном регистре поступает на схему индикации блока 11. Включение в состав предлагаемого устройства блока п11ИОстаноБа БЭВМ, датчика периода обмена, дешифратора подтактпв, блока выбора кпнтрольных слов и буферног-о блока пам ти, шх-.шплшю построить уг-т11Г1Йптво дл сопр жени и вспомогательной вычислительных машин, при этом сокр. тить машинное врем какЪсновной, так и вспомогательной вычислительных машин, зат рачиваемое на обмен информапией, поэвал ет непосредственно контролировать любое ел , во передаваемой информации. Формула изобретени Устройство дл сопр жени основной и всоомогательнoft вычислительных машин, солержашее блок прерывани основной машины блок режимов обмена, блок согласовани регистр приема-выдачи информации, причем вход и выхоа основной электронной-вычисли тельной машины соединены соответственно с первым выходом и входом блока согласова ве . второй выход блока согласовани соеакнен с первым входом блока режимов обмена , выход которого соединен с управл юшнм входом регистра приема-вьшачи информапвн , информационные выходы и входы регистра приема-вьшачи информации соединены соогветствечно i с информационными входом и выхоа6ь4 вспомогательной электронной вычислительной машины и с информационным входом и выходом блока согласовани , а выход блока прерывани соединен со вторым входом блока согласовани , отличаюш е е с тем, что, с йелью расширени .функциональных возможностей, оно дополните но содержит дешифратор подтактрв обмена, .блок приостанова вспомогательной электронной вычислительной машины, датчик периода обмена, буферный блок пам ти и блок выбора контрольных слов, причем управл ющий выход вспомогательной электронной вычислительной машины соединен с первым входом дешифратора подтактов обмена, первый, второй и третий выходы которого соединены соответственно со вторым входом блока режимов обмена, с входом блока прерывани , с входом блока приостанова вспомогательной электронной вычислительной машины, выход блока приостанова соединен с управл юшим входом вспомогательной электронной вычислительной машины, информационной выход регистра приема-выдачи информации соединен с входом блока выбора контрольных слов, управл$поший вход которого соединен с .выходом блока режимов обмена, информационный выход вспомогательной электронной вычислительной машины соединен с входом датчика периода обмена, выход которого соединен :со вторым .входом дешифратора подтактов обмена, третий информационный выход и вход регистра приема-вьшачи информации соединены соответственно с информационным входом и выходом буферного блока пам ти, управл юШни вход которого соединен с выходом блока режимов. обмена. Источники информации, прин тые во внимание -при экспертизе: 1. Авторское свидетельство СССР № 235596, кл. С Об F 15/16, 1956,
- 2. Авторское свидетельство СССР N9 437О75, кл. С Об Р 15/16, 1971,нч-)I;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752141253A SU585505A1 (ru) | 1975-06-04 | 1975-06-04 | Устройство дл сопр жени основной и вспомогательной вычислительных машин |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752141253A SU585505A1 (ru) | 1975-06-04 | 1975-06-04 | Устройство дл сопр жени основной и вспомогательной вычислительных машин |
Publications (1)
Publication Number | Publication Date |
---|---|
SU585505A1 true SU585505A1 (ru) | 1977-12-25 |
Family
ID=20621727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU752141253A SU585505A1 (ru) | 1975-06-04 | 1975-06-04 | Устройство дл сопр жени основной и вспомогательной вычислительных машин |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU585505A1 (ru) |
-
1975
- 1975-06-04 SU SU752141253A patent/SU585505A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6421546A (en) | Device for collecting program execution history | |
US5269012A (en) | Stack memory system including an address buffer for generating a changed address by inverting an address bit | |
SU585505A1 (ru) | Устройство дл сопр жени основной и вспомогательной вычислительных машин | |
JPS60258792A (ja) | ダイナミツクram | |
US3266022A (en) | Computer addressing system | |
JPS57130150A (en) | Register control system | |
JP3039054B2 (ja) | 画像処理装置 | |
JP2504974B2 (ja) | シ−ケンサの高速演算処理方式 | |
JPH0795269B2 (ja) | 命令コードのデコード装置 | |
SU1418720A1 (ru) | Устройство дл контрол программ | |
JPH079280Y2 (ja) | スタック回路 | |
SU1297064A1 (ru) | Устройство дл отладки программ | |
SU1633414A1 (ru) | Устройство дл сопр жени и отладки программ | |
SU1348841A1 (ru) | Устройство дл формировани сигналов прерывани при отладке программ | |
SU1443141A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1405051A1 (ru) | Устройство дл преобразовани координат | |
SU1695319A1 (ru) | Матричное вычислительное устройство | |
SU849254A1 (ru) | Устройство дл регистрациииНфОРМАции | |
SU1589288A1 (ru) | Устройство дл выполнени логических операций | |
JPS6213690B2 (ru) | ||
SU1180876A1 (ru) | Устройство дл вывода информации | |
SU670958A2 (ru) | Устройство дл обработки телеизмерительной информации | |
SU1293730A1 (ru) | Устройство микропрограммного управлени | |
SU1137472A1 (ru) | Устройство дл отладки программ | |
SU739658A1 (ru) | Устройство дл контрол пам ти |