SU581593A1 - Устройство временной коммутации асинхронных импульсных каналов - Google Patents

Description

Изобретение относитс  к технике св зи. Известно устройство временной коммутации асинхронных импульсных каналов, содержащее последовательно соединенные распределитель .временных каналов и блок пам ти, первый выход которого через первый дешифратор подключен ко входам входных канальных комплектов , .первый и второй выходы которых подключены соответственно к первой информационной шине и шине передачи фазы, соединенной с входом анализатора фазы, первый выход которого подключен к первому входу переключающего блока, первый и второй выходы которого соединены соответственно с вторым н третьим входами блока пам ти, первый выход которого соединен с вторым входом переключающего блока, а выходы второго дешифратора подключены к первым входам выходных канальных комплектов, вторые входы которых соединены с второй информацион|1ой. шиной {1J. Однако известное устройство не облад-ает достаточной пропускной способностью. Цель изобретени  - увеличение пропускной способности. .Дл  этого в устройство временной коммутации асинхронных импульсных каналов, содержаще последовательно соединенные распределитель временных каналов и блок пам ти, первый выход которого через первый дешифратор подключен ко входам входными канальных комплектов , первый и второй выходы которых подключены соответственно к первой информационной шине и щине передачи фазы, соединенной со входом анализатора фазы, первый вь1ход которого подключен к первому входу переключающего блока, первый и второй выходы которого соединены соответственно со вторым и третьим входами-блока пам ти, первый выход которого соединен со вторым входом переключающего блока, а выходы второго дешифратора подключены к первым входам выходных канальных комплектов, вторые входы которых соединены со второй информационной шиной, введены п последовательно соединенных элементов задержки и п+1 регистров, первые выходы которых соединены со второй информационной шиной, а вторые выходы регистров подключены ко входам второго дешифратора, при этом входы первого регистра соединены со входами первого элемента задержки, первый, второй и третий входы которого соединены соответственно со вторым выходом анализатора фазы, первой информационной щиной и вторым выхбдом блока пам ти, причем выходы элементов задержки подключены к входам соответствующих регистров, а третий вход перек.пючаю цего блока соединен с вторым выходом блока пам ти.

На чертеже дана структурна  электрическа  схема устройства временной коммутации асинхронных импульсных каналов.

Предлагаемое устройство содержит последовательно соединенные распределитель I временных каналов и блок 2 пам ти, первчй выход которого через первый дешифратор 3 подключен к входам входных канальных комплектов 4, первый и второй выходы которых подключены соответственно к первой информационной шине 5 и шине 6 передачи фазы, соединенной с входом анализатора 7 фазы. Первый выход анализатора 7 фазы подключен к первому входу переключающего блока 8, первый и второй выходы которого соединены соответственно с вторым и третьим входами блока 2 пам ти, первый выход которого соединен с вторым входом переключающего блока 8. Выходы второго дешифратог)а 9 подключены к первым входам выходных канальных комплектов 10, вторые входы которых соединены с второй информационной шиной П. В устройство введены п последовательно соединенных элементов задержки 12-1 -12-п и п+1 регистров 13-1 -13-(п+I), первые выходы которых соединены с второй информационной шиной 11. Вторые выходы регистпов подключены к входам второго дешифpjTopa 9, при этом входы первого регистра 13-1 соединены с входами первого элемента задержки 12-1, первый, второй, третий входы которого соединены соответственно с в то рым выходом анализатора 7 фазы, первой информационной шиной 5 и вторым выходом 2 пам ти. Выходы элементов задержки ivoa«лючены к входам со )тветствуюших регистров. Третий вход переключающего блока 8 соединен f вторым выходом блока 2 пам ти

Летроиство временной коммутации асищронных импульсных канало работает следую1ДИМ образом.

Регистр 13-1-13-(пЧ-1) выдают информационный импульс на вход второго дешифратора 9 и вторую информационную шину 1. На втором выходе анализатора 7 фазы при обработке очередного управл ющего сигнала по вл етс  кодова  комбинаци  К, соответствующа  отклонению импульса проключени  от середины информа 1ионного импульса.

Кодова  комбинаци  с второго выхода анализатора фазы поступает на первый вход элемента задержки 12-1. на его йторой вход поступает сигнал с первой информационной шины 5, а на третий вход -- с второго выхода 2 пам ти.

В большинстве случаев величина К/ 2-5 тактов. Количество элементов задержки должно быть равно 2К. В этом случае первый регистр 13-1 обеспечивает передачу информации на вход второго дешифратора У и вторую информационную шину II гфи по влении на

тине G передачи кодовой комбинации К, второй регистр-- К-1 и т.д. Каждое управл ющее слово последовательно проходит по элементам задержки до тех пор. пока оно не будет считано одним из регистров. При этом задержки или опережени  импульсов проключени  относительно характеристического момента восстановлени , возникц ие на предыдущих ступен х коммутации, будут скор,;ектироваиы.

Предлагаемое устройство может использоватьс  также при кодово-адресной коммутации. В этом случае информацию о фазе получать из канального комплекта или из промежуточных ступеней коммутации.

Технико-экономический эффект предлагаемого устройства заключаетс  в уменьшении краевых искажений коммутируемых сигналов (увеличении пропускной способности группового тракта) и упрощении коммутации.

Claims (1)

1. Авторское свидетельство СССР К 434610 кл. Н 04 L 11/20, 1972.