SU579621A1

SU579621A1 - Processor of controlling computer

Info

Publication number: SU579621A1
Application number: SU7502300408A
Authority: SU
Inventors: Константин Николаевич Белоусов; Вячеслав Николаевич Белый; Эрист Васильевич Купченко; Николай Викторович Плахотный; Константин Григорьевич Самофалов; Юрий Васильевич Щербина
Original assignee: Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1975-12-17
Filing date: 1975-12-17
Publication date: 1977-11-05

Description

(54) ПРОЦЕССОР УПРАВЛЯЮЩЕЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ(54) PROCESSOR CONTROL COMPUTER MACHINE

регистр 3 текущего адреса, регистр 4 номера команды, регистр 5 кода операций , устройство 6 защиты пам ти, дешифратор 7, элемент НЕ 8, э шмент И 9, элемент ИЛИ 10, дешифратор 11 и элемент И 12.register 3 of the current address, register 4 command numbers, register 5 of the operation code, memory protection device 6, decoder 7, element NO 8, element 9, element OR 10, decoder 11 and element 12.

Процессор работает следующим обра зом.The processor works as follows.

Оперативное запоминающее устройство , с KOTopfciM процессор обмениваетс информацией, состоит из двух равных областей. Адреса чеек пам ти первой и второй области различаютс по значению старшего двоичного разр да номера чейки. В первой области ОЗУ рамещаютс посто нные программы, защищаемые от ошибочного к ним обращени Втора область ОЗУ отводитс дл размещени сменных программ. Если процессор выполн ет адресную команду, расположенную во второй области one- ративного запоминающего устройства и осуществл ет ошибочное обращение по адресу к первой области запоминающего устройства, то по вл ютс сигналы на пр мом выходе триггера старшего разр да регистра 4 номера команды и на инверсном выходе триггера старшего разр да регистра 3 текущего адреса. Эти сигналы присутствуют на двух входах элемента И 9.Random access memory, with KOTopfciM processor exchanges information, consists of two equal areas. The addresses of the memory cells of the first and second regions are distinguished by the value of the highest binary digit of the cell number. In the first area of RAM, permanent programs are placed that are protected from erroneous access. The second area of RAM is allocated to accommodate plug-in programs. If the processor executes an address command located in the second region of the memory storage device and performs an erroneous addressing to the first memory area, then signals appear at the forward output of the high-order trigger of the 4 command number and at the inverse output high-priority trigger register 3 current address. These signals are present at the two inputs of the element And 9.

Если при этом процессор находитс не в фазе прерывани ,т.е.на выходах регистра 2 формировани фаз выполнеки операций и соответственно на входах дешифратора 7 отсутствует комбинаци сигналов, соответствующа фазе прерывани , то отсутствует сигнал на выходе дешифратора, и после элемента НЕ 8 присутствует сигнал на третьем входе элемента И 9. HajiH4He сигналов на всех входах элемента И 9 обуславливает по вление сигнала на выходе этого элемента,который через элемент ИЛИ 10 поступает на вход устройства 6 защиты пам ти. В результате устройство 6 запрещает Обращение к первой области пам ти, прерывает исполнение текущей сменной программы, содержащей ошибочное обращение , и осуществл ет передачу упралени команде, записанной в чейке пам ти с фиксированным адресом, соответствующим причине прерывани .If the processor is not in the interrupt phase, i.e., the outputs of the phase formation register 2 perform operations and, accordingly, there is no signal combination at the inputs of the decoder 7 corresponding to the interrupt phase, then there is no signal at the output of the decoder, and after element 8 there is a signal at the third input of the element is 9. HajiH4He signals at all inputs of the element 9 and causes the appearance of a signal at the output of this element, which through the element OR 10 enters the input of the device 6 of the memory protection. As a result, device 6 prohibits Calling the first memory area, interrupts the execution of the current shift program containing the erroneous call, and transmits the control to the command recorded in the memory cell with a fixed address corresponding to the cause of the interruption.

Аналогично осуществл етс защита первой области пам ти от выполнени некоторых запрещенных безадресных команд, содержащихс в сменных программах .Similarly, the protection of the first memory area is performed against the execution of some forbidden unaddressed instructions contained in plug-in programs.

К таким командам относ тс , хоманды установки и сн ти масок,Оста-These commands include the installation and mask removal commands, the

нов и другие, исполнение которых может нарушить содержимое первой области пам ти. При наличии на выходах триггеров регистра 5 кода операции и соответственно на входах дешифратора 1 1 одного из кодов запрещенной операции на выходе дешифратора 11 по вл етс сигнал, поступающий на один из входов элемента И 12. Сигнал с пр мого выхода триггера старшего разр да регистра номера команды поступает на второй вход элемента И 12. Этот сигнал по вл етс во всех случа х, когда подлежаща исполнению команда размещена во второй области пам ти. Наличие сигналов на двух входах элемента И 12 обуславливает по вление сигнала на ее выходе . Этот сигнал через элемент ИЛИ 10 поступает на вход устройства защиты пам ти б.New and others whose execution may violate the contents of the first memory area. If the outputs of the triggers of the register 5 of the operation code and, accordingly, the inputs of the decoder 1 1 of one of the codes of the prohibited operation, the output from the decoder 11 appears a signal to one of the inputs of the element 12. The signal from the direct output of the trigger of the high bit of the register the commands are sent to the second input of the And 12 element. This signal appears in all cases when the command to be executed is located in the second memory area. The presence of signals at the two inputs of the element And 12 causes the appearance of a signal at its output. This signal through the element OR 10 is fed to the input of the memory protection device b.

Claims

1.Patent of France No. 2027419, cl. 6 06 F 9/00. 12/12/1969.

2.Architecture, NIIUVM, Severodonetsk, 1972.