SU567214A1 - Устройство дл синхронизации фазы двух цифровых последовательностей - Google Patents

Description

1

Изобретение относитс  к вычислительной технике, телеграфии, радионавигации, телемеханики и может использоватьс  в устройствах преобразовани , обработки и передачи информации дл  компенсации фазовых сдвигов цифровых последовательностей без дополнительной прив зки их к опорному сигналу.

Известно устройство синхронизации двух последовательностей импульсов, содержащее формирователь сигналов совпадени , устройство задержки, элементы И, НЕ, конденсаторы , при этом устройства задержки и формирователь сигналов совпадени  выполнены на одновибраторах, а временной сдвиг фаз компенсируетс  выбором соответствующей емкости конденсатора 1.

Однако в известном устройстве используютс  чувствительные к внешним воздействи м аналоговые элементы, что снижает точность компенсации фазового сдвига меладу цифровыми последовательност ми.

Наиболее близким техническим решением к изобретению  вл етс  устройство синхронизации двух последовательностей импульсов, содержащее последовательно соединенные формирователь фазы рассогласовани  н формирователь сигнала направлени  сдвига, а также два узла обработки входной последовательности , на входе каждого из которых включен блок задержки, и блок управлени , включенный между выходами формировател  фазы рассогласовани  и управл ющим входом формировател  сигнала направлени  сдвига 2.

Такое устройство имеет низкую точность компенсации фазового сдвига между цифровыми последовательност ми.

Цель изобретени  - повышение точности компенсации фазового сдвига между цифровыми последовательност ми без прив зки к опорному генератору.

Дл  этого в предлагаемое устройство дл  синхронизации фазы двух цифровых последовательностей в каждый из узлов обработки входной последовательности введены объединенные по входу и соединенные с входом блока задержки два элемента И и элемент ИЛИ, при этом выходы элементов И каждого узла обработки входной последовательности через элемент ИЛИ подключены к соответствующему входу формировател  фазы рассогласовани , а каждый выход формировател  сигнала направлени  сдвига подключен соответственно к второму входу одного из элементов И одного узла обработки входной последовательности и к сигнальному входу блока задержки другого узла обработки входной последовательности . Кроме того, выходы формировател  сигнала направлени  сдвига через блок управлени  подключены к соответствующнм входам блоков задержки, выходы каждого из которых подключены к соответствующим входам эле1мента ИЛИ соответствующего узла обработки входной последовательности , причем управл ющий вход другого элемента И каждого из узлов обработки входной последовательности соединен с управл ющим входом формировател  сигнала направлени  сдвига, а сигнал «Установка нул  подан на соответствующие входы формировател  фазы ра:ссогласовани  и блока управлени .

Формирователь фазы рассогласовани  выполнен в виде селектора совпадений и несовпадений последовательностей, два выхода которого подключены соответственно к двум подканалам, каждый из которых состоит из последовательно соединенных элементов задержки , / 5-триггера и элемента И, причем второй вход 5-триггера соединен с входом соответствующего элемента задержки. К вторым входам элемента И подключен третий выход селектора совпадений и несовпадений последовательностей, а третий вход КЗ-тритгера  вл етс  входом «Установка нул  формировател  фазы рассогласовани .

Формирователь сигнала направлени  сдвига выполнен в виде Объед1иненн.ых по управл юи ему входу двух элементов И, выходы которых подключены к соответствующим входам J 5-тpиггepa.

Блок управлени  выполнен в виде четырех элементов И, Объединенных в соответствующие пары по каждому из входов, выходы первого и второго элементов И, а также выходы третьего и четвертого элементов И через элементы ИЛИ подключены к соответствующим входам реверсивного регистра сдвига, один из входов которого  вл етс  входом «Установка нул  блока управлени .

Блок задержки каждого узла обработки входной последовательности выполнен в виде последовательно соединенных элементов задержки , выход каждого из которых подключен к одному из входов соответствующего элемента И. Два других входа которого  вл ютс  соответственно сигнальным и управл ющим входам, а выход - соответствующим выходом блока задержки.

На чертеже представлена структурна  электрическа  схема предлагаемого устройства.

Устройство дл  синхронизации фазы двух цифровых последовательностей содержит последовательно соединенные -формирователь 1 фазы рассогласовани  и формирователь 2 сигнала направлени  сдвига, а также два узла 3, 4 обработки входной последовательности, на входе каждого из которых включены блоки 5, 6 задержки и блок 7 зПравлени  включенный между выходами формировател  1 фазы рассогласовани  и управл ющим входом формировател  2 сигнала направлени  сдвига. Каждый из узлов обработки входной последовательности состоит из объединенных по входу и соединенных с входом блока 5 (б) задержюи двух элементов И 8, 9, (10, 1,1) и элемента ИЛИ 12, (13), ири этом выходы элеiMeHTOB И 8, 9, (10, 11) каждого узла обработки входной последовательности через элемент ИЛИ 12, (13) подключены к соответствующему входу формировател  1 фазы рассогласовани , а каждый выход формировател  2 сигнала направлени  сдвига подключен соответственно к второму входу одного из элементов И 8, (11) одного узла 3 (4) обработки входной последовательности и к сигнальному входу блока задержки 5, (6) другого узла обработки входной последовательности.

Кроме того, выходы формировател  2 сигнала направлени  сдвига через блок 7 управлени  подключены к соответствующим входам блоков задержки 5 (6), выходы каждого из которых подключены к соответствующим входам элементов ИЛИ 12 (13) соответствующего узла обработки входной последовательности . Управл ющий вход другого элемента И 9 (10) каждого узла обработки входной последовательности 3, (4) соединен с управл ющим входом формировател  2 сигнала направлени  сдвига, а сигнал «Установка иул  подан на соответствующие входы формировател  I фазы рассогласовани  и блока 7 управлени .

Формирователь фазы рассогласовани  выполнен в виде селектора 14 совпадений и несовпадений последовательност1И, два выхода которого подключены соответственно к двум подканалам, состо щим из последовательно соединенных элемента задержки 15 (16), J Sтриггера 17 (18) и элемента И 19 (20), причем второй вход 7 5-триггера 17 (18) соединен с входом соответствующего элемента задержки 15 (16), к вторым входам элемента И 19 (20) подключен третий выход селектора 14 совпадений и несовпадений последовательностей , а третий вход ;/ 5-триггера 17 (18)  вл етс  входом «Установка нул  формировател  1 фазы рассогласовани .

Формирователь 2 сигнала направлени  сдвига состоит из объединенньгх по управл ющему входу двух элементов И 21, 22 выходы которых подключены к соответствующим входам 5-триггера 23.

Блок 7 управлени  выполнен в виде четырех элементов И 24--27, объединенных в соответствующие пары по каждому из входов, выходы первого и второго элементов И 24, 25, а также выходы третьего и четвертого элементов И 26, 27 через элементы ИЛИ 28, 29 подключены к соответствующим входам реверсивного регистра сдвига 30, один из входов которого  вл етс  входом «Установка нул  блока 7 управлени .

Блок задержки 5 (6) каждого узла обработки входной последовательности выполнен в виде последовательно соединенных элементов задержки 31-34, выход каждого из которых подключен к одному из входов соответствующего элемента И 35-38, два других входа которого  вл ютс  соответственно сигнальным и управл ющим входами, а выход - соответствующим выходом блока задержки 5(6).

Устройство работает следующим образом.

С выходных шин 39 и 40 последовательностей на входы формировател  1 фазы рассогласовани  поступают контролируемые последовательности а и Ь и подаютс  на входы селектора 14 совпадений и несовпадений последовательностей , с первых двух выходов которого сигналы несовпадений A f(ab) и В f(ab) поступают на первые входы S-триггеров 17 и 18 соответственно и через элементы задержки 15 и 16-на вторые входы триггеров 17 и 18. Установка нул  триггеров 17 и 18 осуществл етс  сигналом «Установка нул  с шины 41. Выходы триггеров 17 и 18 разрешают прохождение сигналов совпадений С f(ab) с третьего выхода селектора 14 совпадений и несовпадений последовательностей через соответствующие элементы И 19, 20 на выходы формировател  фазы рассогласовани . Сигналы (ЛЬ) с выходов формировател  фазы рассогласовани  поступают на входы формировател  сигнала направлени  сдвига и далее на первые входы соответствующих элементов И 21 к 22, а. также на входы блока управлени  7 и далее-на первые входы соответствующих пар элементов И 24, 25 и 26, 27.

При наличии разрешающего потенциала на вторых входах элементов И 21 и 22 с соответствующего выхода блока 7 управлени  сигналы (ab) подаютс  на соответствующие входы 5-триггера 23, выходы которого выдают разрещающие потенциалы на вторые входы элементов И соответственно 24, 27 и 25, 26 блока управлени , элементов И 8, И узлов обработки входной последовательности и на сигнальные входы групп элементов И 36, 38 и 35, 37 блоков задерн ки 5, 6. В блоке 7 управлени  сигналы с выходов элементов И 24, 25 и 26, 27 через элементы ИЛИ 28, 29 поступают на соответствующие входы реверсивного регистра сдвига 30, установка исходного состо ни  которого осуществл етс  сигналом «Установка нул  с щины 41. Исходному состо нию реверсивного регистра сдвига 30 соответствует формирование им разрещающего потенциала на соответствующем выходе блока управлени  7 поступающего кроме входа формировател  2 сигнала направлени  сдвига , также на управл ющие входы элементов И 9 и 10 узлов обработки входной последовательности .

Группа управл ющих выходов реверсивного регистра сдвига выдает разрещающие сигналы на управл ющие входы соответствующих элементов групп элементов И 35, 37, и 36, 38 блоков задержки 5, 6.

Первые входы элементов И 8, 9, 10, И и входы первых элементов задержки 31, 32 блоков задержки 5, 6 подключены к соответствующим щинам 42 и 43 входных последовательностей , Незадержанные последовательности поступают соответственно через элементы И 10 или 11 и элемент ИЛИ 12, а также элементы И 8 или 9 и элемент ИЛИ 13 узлов обработки входной последовательности на соответствующие выходные шины 39 и 40 последовательностей , а задержанные последовательности поступают на входы элементов ИЛИ 12 и 13 и далее на соответствующие шины 39 и 40 с выходов элементов групп элементов PI 35, 36, 37,

38 блоков задержки 5, 6 первые входы которых подключены к выходам соответствующих элементов из цепочки последовательно соединенных элементов задерлски соответственно 31, 32, 33, 34.

В начальный момент времени после прохождени  сигнала «Установка нул  от шины 41, триггеры 17 и 18 установлены в нулевые состо ни , а реверсивный регистр сдвига 30 в положение «100...О. Единица, записанна  в

первом разр де реверсивного регистра сдвига , разрешает прохождение последовательностей непосредственно от входных шин 42 и 43 через элементы И 9, 10, через элементы ИЛИ 12, 13 на выходные щины последовательностей 39 и 40, а также на входы селектора 14 совпадений и несовпадений последовательности формировател  1 фазы рассогласовани . В случае, если фазовое рассогласование последовательностей меньше времени срабатывани  триггеров 17 и 18, то сигналы рассогласовани  не вырабатываютс  элементами И 19 и 20 и устройство находитс  в первоначальном состо нии. Врем  срабатывани  триггеров 17 и 18 при этом зависит от выбранной

дл  схематического построени  системы элементов и определ ет чувствительность устройства к фазовому рассогласованию.

Пусть вследствие каких-либо внещних воздействии или иных причин одна из последовательностей опережает другую на врем , большее величины времени срабатывани  триггера , например, b опережает а. Тогда сигнал несовпадени  (ab) с выхода селектора 14

совпадений и несовпадений последовательностей поступает на первый вход триггера 17 к устанавливает его в единичное состо ние, разрешающее прохождение сигнала совпадени  (Л В) с третьего выхода селектора П

совпадений и несовпадений последовательностей через элемент И 19 на первые входы элементов И 21, 24, 26. В то же врем  cnrHaJ A f(ab) через элемент задержки 15 посту пает на второй вход триггера 17, устанавлива  его через врем  выбранной задержки i нулевое состо ние. Врем  задержки элемен тов задержки 15, 16 необходимо выбрать не большим половины минимальной длительно сти единичных символов фазирующих после

довательностей, что исключает возможност -срабатывани  устройства при прихо де в определенные моменты времени разны: логических символов последовательностей а обеспечивает реагирование устройства н;

рассогласовани§ фаз при одновременном при

ходе единичных символов произвольной длительности и в произвольные моменты времени ири условии, что фазовое рассогласование лежит в пределах ±т/2, где т - минимальна  длительность единичных символов фазируемых последовательностей.

В то врем  потенциал с выхода первого разр да реверсивного регистра 30 сдвига разрешает прохождение сигнала с выхода элемента И 19 через элемент И 21 на первый вход триггера 23, который устанавливаетс  в единичное состо ние, разрешающее незадержанное прохождение последовательности, а через элемент И 11 и элемент ИЛИ 12 на выходную шину 39 и запрещающее незадержанное прохождение последовательности b через элемент «И 8, а также открывающие элементы И 36, 38 блока задержки 5 последовательности b и разрешающее прохождение сигнала с выхода элемента И 19 через элементы И 24 и ИЛИ 28 на вход сдвига реверсивного регистра 30 сдвига в сторону старших разр дов. Данный сигнал, производ  последовательный сдвиг единицы, записанной в первом разр де регистра, производит поочередное подключение элементов И 36, 38 блока задержки 5 последовательности b к тракту прохождени  данной последовательности, при этом элемент И 36 открываетс  выходом второго разр да реверсивного регистра 30 сдвига, а элемент И 38 - последнего разр да.

Таким образом, происходит дискретный последовательный сдвиг последовательности Ь по фазе на врем , равное величине задержки подключаемых элементов 32, 34. Врем  задержки элементов задержки 31, 32, 33, 34 выбираетс  с учетом заданного дискрета фазнровки , при этом необходимо учитывать, что, с целью исключени  возможных возбуждений устройства, величина времени задержки каждого элемента не более двух времен срабатывани  триггеров 17, 18. Отработка рассогласовани  фаз заканчиваетс , когда величина разности фаз не больше времени срабатывани  триггера 17.

Пусть даже последовательность а начинает опережать последовательность Ь. В этом случае сигнал несовпадени  (ab) с выхода селектора 14 совпадений и несовпадений последовательностей устанавливает триггер 18 в единичное состо ние, разрешающее прохождение сигнала совпадени  (ab) с выхода селектора совпадений и несовпадений последовательностей через элемент И 20 на первые входы элементов И 22, 25, 27. В то же врем  сигнал (аЬ) через элемент задержки 16 перебрасывает через врем  выбранной задержки триггер 18 в нулевое состо ние. Сигнал с выхода элемента И 20 через элемент И 27, ранее открытый единичным состо нием триггера 23, и через элемент ИЛИ 29 поступает на вход сдвига реверсивного регистра 30 сдвига в сторону младших разр дов, сдвига  единицу, .запис.анную к данному моменту в

одном из разр дов регистра реверсивного сдвига, в сторону младших разр дов, последовательно отключа  элементы И 36, 38 и уменьша  тем самым количество элементов задержки, которые проходит последовательность Ь.

Если регистр принимает исходное состо ние «100...О, а рассогласование не отработано, то разрешающий потенциал с выхода первого разр да реверсивного регистра 30 сдвига открывает элемент И 22, и сигнал с его выхода поступает на второй вход триггера 23, устанавлива  его в нулевое состо ние, которое разрещает прохоледение последовательности b непосредственно через элементы И 8 и ИЛИ 13 на выходную щину 40, закрывает элемент И 11 незадержанного прохождени  последовательности а, а также открывает элементы И 25 и 26 блока 7 управлени  н элементы И 35, 37 блока задержки 6 последовательности а.

Сигнал с выхода элемента И 20, проход  через элементы И 25 и ИЛИ 28 на вход реверсивного регистра 30 сдвига 30 в сторону старших разр дов, сдвигает единицу из младщего в последующие разр ды регистра, открыва  при этом последовательно элементы И 35, 37 и подключа  тем самым элементы задержки 31, 33 к тракту прохождени  последовательности а, производ  таким образом дальнейшее устранение рассогласовани  фаз последовательностей .

Иринцип работы устройства при первоначальном опережении последовательностью а последовательности b аналогичен случаю, описанному выше.

Предлагаемое устройство позвол ет повысить точность комненсации фазового сдвига между цифровыми последовательност ми без прив зки их к сигналу опорного генератора.

Claims (5)

1. Формула изобретени 

   I. Устройство дл  синхронизации фазы двух цифровых последовательностей, содержащее последовательно соединенные формирователь фазы рассогласовани  и формирователь сигнала направлени  сдвига, а также два узла обработки входной последовательности, на входе каледого из которых включен блок задержки , и блок управлени , включенный между выходами формировател  фазы рассогласовани  и управл ющим входом формировател  сигнала направлени  сдвига, отличающеес  тем, что, с целью повышени  точности компенсацн фазового сдвига между цифровыми последовательност ми без прив зки к опорному генератору, в каждый из узлов обработки входной последовательности введены объединенные по входу и соединенные с входом блока задерл ки два элемента И и элемент ИЛИ, прн этом вь1ходы элементов И каждого узла обработки входной последовательности через элемент ИЛИ подключены к соответствующему входу формировател  фа

   зы рассогласовани , а каждый выход формировател  сигнала направлени  сдвига подключен соответственно к второму входу одного из элементов И одного узла обработки входной последовательности и к сигнальному входу блока задержки другого узла обработки входной последовательности, кроме того, выходы формировател  сигнала направлени  сдвига через блок управлени  подключены к соответствующим входам блоков задержки выходы каждого из которых подключены к соответствующим входам элемента ИЛИ соответствующего узла обработки входной последовательности , причем управл ющий вход другого элемента И каждого из узлов обработки входной последовательности соединен с управл ющим входом формировател  сигнала направлени  сдвига, а сигнал «Установка нул  подан на соответствующие входы формировател  фазы рассогласовани  и блока управлени .
2. 2. Устройство по п. 1, отличающеес  тем, что формирователь фазы рассогласовани  выполнен в виде селектора совпадений и несовпадений последовательностей, два выхода которого подключены соответственно к двум подканалам, каждый из которых состоит из последовательно соединенных элемента задержки, / S-триггера и элемента И, причем второй вход 5-трнггера соединен с входом соответствующего элемента задержки, к вторым входам элемента И подключен третий выход селектора совпадений и несовпадений последовательностей , а третий вход / 5-триггера  вл етс  входом «Установка нул  формировател  фазы рассогласовани .
3. 3.Устройство по п. 1, отличающеес  тем, что формирователь сигнала направлени  сдвига выполнен в виде объединенных по управл ющему входу двух элементов И, выходы которых подключены к соответствующим входам / 5-триггера.
4. 4.Устройство по п. 1, отличающеес  тем, что блок управлени  выполнен в виде четырех элементов И, объединенных в соответствующие перы по каждому из входов, выходы первого и второго элементов И, а также выходы третьего и четвертого элементов И через элементы ИЛИ подключены к соответствующим входам реверсивного регистра сдвига , один из входов которого  вл етс  входом «Установка нул  блока управлени .
5. 5.Устройство по п. 1, отличающеес  тем, что блок задержки каждого узла обработки входной последовательности выполнен в виде последовательно соединенных элементов задержки, выход каждого из которых подключен к одному из входов соответствующего элемента И, два других входа которого  вл ютс  соответственно сигнальным и управл ющим входами, а выход - соответствующим выходом блока задержки.

   Источники информации, прин тые во вни .мание при. экспертизе

   1.Авторское свидетельство СССР N° 267687 кл. Н ОЗВ 3/04 1968.

   2.Авторское свидетельство СССР № 319097 кл. Н 04L 7/02, 1970.