SU563697A1 - Устройство дл контрол посто нных запоминающих устройств - Google Patents
Устройство дл контрол посто нных запоминающих устройствInfo
- Publication number
- SU563697A1 SU563697A1 SU7602344299A SU2344299A SU563697A1 SU 563697 A1 SU563697 A1 SU 563697A1 SU 7602344299 A SU7602344299 A SU 7602344299A SU 2344299 A SU2344299 A SU 2344299A SU 563697 A1 SU563697 A1 SU 563697A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- address
- priority
- control
- address counter
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
1
Изобретение относитс к области контрол запоминающих устройств и может быть использовано дл контрол посто нных запоминающих устройств (ПЗУ) и кодовых жгутов в процессе их производства и эксплуатации.
Известно устройство дл контрол посто нных запоминающих устройств, где контроль осуществл етс методом последовательного суммировани чисел, заложенных в ПЗУ, и сравнением полученной суммы с контрольным числом, содержащее счетчик адресов, блок анализа, блок синхронизирующих импульсов.
Недостаток этого устройства состоит в невысокой достоверности контрол в проведении поиска неисправности, что приводит к больщим материальным затратам 1.
Известно устройство дл контрол ПЗУ, содержащее блок ввода информации, блок согласовани и ЭВМ (универсальную или специализированную ). Указанное устройство сложно в эксплуатации и не обеспечивает контрол объекта в реальном масщтабе времени .
Известно также наиболее близкое к изобретению по технической сущности устройство дл контрол посто нных запоминающих устройств 3, содержащее последовательно соединенные дещифратор адреса и коммутатор, подключенный к блоку анализа ощибок, основному адресному счетчику, генератору синхроимпульсов , к входу и выходу устройства, блок считывани , соединенный с адресным счетчиком и блоком управлени , выходы которого подключены к генератору синхроимпульсов и блоку анализа ощибок.
Устройство имеет недостатки, такие как невысокое быстродействие и отсутствие динамических режимов проверки, исключающее возможность проверки в реальном масщтабе времени , что снижает достоверность и качество контрол .
Цель изобретени - повышение быстродействи контрол посто нной пам ти и кодовых жгутов, что ведет к значительному сокращению времени контрол , универсальности самого процесса контрол на основе расщирени функциональных возможностей, так как процесс контрол в предлагаемом устройстве возможен несколькими методами одновременно, и
к значительному снижению материальных средств, расходуемых на контроль посто нной пам ти и кодовых жгутов в процессе производства и эксплуатации. Это достигаетс в предлагаемом устройстве
тем, что в него введены последовательно соединенные дешифратор определени приоритета , распределитель и блок выборки адресов приоритета, регистр определени приоритета, блок ключей и дополнительный адресный
счетчик, соединенный с основным адресным
3
счетчиком, блоком управлени и блоком выборки адресов приоритета, вход которого подключеп к блоку управлени , выходы блока управлени подсоединены к входам дешифратора определени приоритета, раеиределител и блоку ключей, выход которого соединен с регистром определени приоритета, соединенным с блоком считывани и блоком анализа ошибок, выход распределител св зан с входом блока ключей.
На чертеже представлена функциональна схема устройства.
Она содержит блок 1 считывани , соединенный с регистром 2 определени приоритета , с адресным счетчиком 3 и блоком 4 управлени . Регистр 2 определени приоритета соединен с блоком 5 анализа опшбок и блоком ключей G, адрес}1ый счетчик 3 --- с донолнительным адресным счетчиком 7, коммутатором 8, дешифратором 9 адреса, дешифратором 10 определени приоритета, с блоком 4 управлени и с блоком 5 анализа ошибок. Блок 4 управлени св зан с блоком 5 анализа , дополнительным адресным счетчиком 7, дешифратором 10 определени приоритета, распределителем И, блоком 12 выборки адресов приоритета и генератором 13 синхроимпульсов . Блок 5 анализа ошибок подключен к дополнительному адресному счетчику 7, коммутатору 8 и блоку 12 выборки адресов приоритета. Коммутатор 8 подсоединен к дешифратору 9 адреса, генератору 13 синхроимпульсов и имеет выходные шины дл подключени к внешнему эталону и объекту проверки . Дешифратор 10 определени нриоритета соединен с распределителем 11, распределитель - с блоком 12 выборки адресов приоритета .
Устройство может работать в трех режимах: сравнение с контрольной нерфокартой; сравнение с эталоном; контрольное суммирование .
Работа устройства в релшме сравнени с контрольной перфокартой осугцествл етс в следуюш,ей носледовательности.
При «ажатии на кнопку «Пуск вырабатываетс сигнал в блоке управлени , который включает блок 1 считывани , и начинаетс поступление перфокарт в поле считывани . Считанна с перфокарт информаци в виде электрических сигналов попадает в адресный счетчик 3 и устанавливает в нем начальный адрес, по которому требуетс прочитать информацию , заложенную в контролируемый блок. Одновременно с адресом через регистр 2 онределени приоритета в блок 5 анализа ошибок поступает числова информаци , а в блок 4 управлени - управл ющие сигналы. В блоке управлени формируетс сигнал, который подаетс в генератор синхроимпульсов, вл ющийс началом формировани временной диаграммы дл работы контролируемого блока. Временна диаграмма строитс при помощи регистров сдвига в соответствии с программой, заданной коммутатором.
Считанное с контролируемого блока число через коммутатор поступает в блок 5, где происходит анализ поступившей инфромации. В случае исправности выдаетс сигнал в блок 4 управлени на продолжение работы. Контроль работы по одной перфокарте производитс в естественном пор дке, дл чего из блока управлени на входы адресного счетчика 3 и дополнительного адресного счетчика 7 поступают сигналы, увеличивающие адрес в каждом счетчике на единицу. При обнаружении ошибки в блоке 5 вырабатываетс сигнал, который проходит в блок 4 управлени , прерывающий контроль.
При этом закрываетс счетный вход адресного счетчика, запомина адрес номера чейки пам ти, в которой была обнаружена ошибка . В блоке 4 управлени вырабатываетс команда, по которой начинают работать блок 12 выборки адресов приоритета, подключенный к младшим разр дам адресного счетчика 7, раснределител 11 и блоку ключей 6.
Изменение состо ний адресного счетчика 7 при поступлении на его вход единичного сигнала через блок выборки адресов приоритета, распределитель и ключи обеспечивает размещение информации, считываемой с программоносител в регистре 2 определени приоритета .
После регистрации 01иибки с блока управлени поступает сигнал, запрещающий работу блока выборки адресов приоритета, закрываетс счетный вход адресного счетчика 7, открываетс счетный вход адресного счетчика 3 п выдаетс разрешение на работу дешифратора 10 определени приоритета, который подключен к выходу младщих разр дов адресного счетчика. Дешифратор определени приоритета через распределитель 11 и ключи 6 начинает управл ть поступлением информации , размещенной в регистре 2 определени приоритета, на вход блока 5 анализа ошибок. Одновременно с каждым выводом числа из регистра определени приоритета даетс приращение в адресный счетчик 3 дл выборки числа из объекта проверки. После вывода последнего числа и сравнени кодов адресного счетчика 3 и дополнительного 7 в блоке анализа ошибок происходит прерывание работы дешифратора 10 определени приоритета и распределител 11. Ключи 6 закрываютс , информаци с блока 1 считывани начинает поступать через регистр определени приоритета на вход блока анализа ошибок и работа продолжаетс в соответствии с изложенным. Работа устройства ирекращаетс но окончании вынолнени программы или остановом оператора .
В режиме работы сравнени с эталоном, который как и объект проверки подключаетс к коммутатору 8, устройство работает следующим образом. При нажатии на кнопку «Пуск из блока 4 управлени в генератор синхроимпульсов поступает сигнал, по которому формируютс импульсы в соответствии
с временной диаграммой, заданной программой коммутатора 8. При воздействии на входы контролируемого и эталонного блоков ответна реакци с них в виде числовой информации через коммутатор проходит в блок анализа ошибок и при ее соответствии выдаетс сигнал на онрос следующего адреса, который увеличиваетс на единицу нутем прибавлени ее в адресные счетчики 3 и 7. Введение дополнительного адресного счетчика 7 дл задани адресов в режиме контрол с эталонным блоком исключает возможность пропуска массивов или отдельных адресов, так как одинаковый сбой мало веро тен, а расхождение в адресах или числовой информации представл етс как сбой в работе, который вызывает прекращение проверки с анализом причины иесовпадонии кодов.
Проверка ведетс в реальном масштабе времени работы контролируемого объекта и продолжаетс до адреса, заданного оператором . Применение самопрограммировани , основанного ia в;шимосв з х объекта проверки, коммутатора и генератора синхроимпульсов, практически дает возможиость иеограниченного расширени номенклатуры провер емых блоков иосто нной пам ти и кодовых жгутов.
В режиме контрольного суммировани провер ютс блоки, предварительно ирошедшие проверку на правильность размещени в них информации в режиме сравнени с контрольной перфокартой.
Проверка в режиме контрольного суммировани необходима дл контрол работы иосто ниой иам ти в диламическом режиме в реальном масштабе времени и иримен етс в случае отсутстви эталоиных блоков при изготовлении в производстве первых образцов, а так}ке может быть использована дл профилактических нроверок пам ти в процессе эксплуатации .
В режиме контрольного суммироваии устройство работает следующим образом. При нажатии на кнопку «Пуск из блока управлени в генератор синхроимпульсов поступает сигнал, по которому происходит формирование импульсов в соответствии с временной диаграммой, заданной программой в коммутаторе 8. Считанна информаци с объекта проверки через коммутатор подаетс в блок 5 анализа , после чего происходит повторение цикла. Каждый раз, с поступлением информации в блок анализа ошибок, происходит сложение в}швь поступившего числа с суммой ранее поступивших чисел, в результате чего иронсходит накапливание суммы чисел , считанных с контролируемого блока ири каждом обрашении к нему. После сложени числа, считанного с последнего адреса, нолученна сумма сравниваетс с контрольным числом, которое вводитс в блок анализа ошибок после оироса последнего адреса, и в случае совпадени выдаетс сигнал исправности контролируемого блока и вырабатываетс
команда «останов. В это.м режиме ири проверке блоков пам ти, емкость которых ие ирепышаст возможностей выборки адресных счетчиков 3 и 7, они работают параллельно,
обеспечива повышенную надежность контрол .
В случае контрол блоков пам ти с большой емкостью накопител адресные счетчики 3 и 7 могут быть подключены последовательно,
что значительно увеличивает разр дность адресности устройства.
Предложенное устройство позвол ет повысить быстродействие контрол в три, четыре раза и получить достоверность проверки,
близкую к единице, что значительно сокраи ает врем технологического процесса выцуска блоков посто нной пам ти, иовышает производительность труда и качество выпускаемых приборов.
Кроме того, внедрение предлагаемого контролирующего устройства обеспечит сокращение номенклатуры испытательной аппаратуры дл контрол различных тнпов блоков посто нной пам тп и кодовых жгутов в два-
три раза, что составит экономию расходов па контроль нор дка сто тыс ч рублей.
Формула и 3 о б р е т е н п
Устройство дл контрол посто нных заиоMHiiaionuix устройств, содержащее последовате„1ьно соединенные дешифратор адреса и комм татор, подключенный к блоку анализа ошибок, основному адресному счетчику, генератору сиихроимпульсив, к входу и выходу устройства, блок считывани , соединенный с адресным счетчиком п блоком управлени , выходы которого подключены к генератору синхроимпульсов и блоку анализа ошибок,
отличающеее тем, что, с целью повышени быстродействи устройства, в него введены последовательно соедпнепные дешифратор определени приоритета, распределитель и блок выборки адресов приоритета, регистр
определени приоритета, блок ключей и дополнительный адрееный счетчнк, соединенный с основным адресным счетчиком, блоком управлени и блоком выборки адресов приоритета , вход которого иодключен к блоку управлени , выходы блока управлени подключены к входам дешифратора определени приоритета , распределител и блоку ключей, выход которого соединен с регистром определени нриоритета, соединенным с блоком считынаПИЯ и блоком анализа ошибок, выход распределител сосдииеп с входом блока ключей.
Источники информации, прин тые во внимание нри экспертпзе:
1.Авторское свидетельство СССР Л 235106, кл. G ПС 29/00, 1967.
2.Авторское свидетельство СССР Л 384139, кл. G ПС 17/00, 1973.
3.Авторское свидетельство СССР Л1230 21, кл. G ПС 29/00, 1967.
К oSzefffTjj flflo e/7ffj
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602344299A SU563697A1 (ru) | 1976-04-06 | 1976-04-06 | Устройство дл контрол посто нных запоминающих устройств |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602344299A SU563697A1 (ru) | 1976-04-06 | 1976-04-06 | Устройство дл контрол посто нных запоминающих устройств |
Publications (1)
Publication Number | Publication Date |
---|---|
SU563697A1 true SU563697A1 (ru) | 1977-06-30 |
Family
ID=20655742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7602344299A SU563697A1 (ru) | 1976-04-06 | 1976-04-06 | Устройство дл контрол посто нных запоминающих устройств |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU563697A1 (ru) |
-
1976
- 1976-04-06 SU SU7602344299A patent/SU563697A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU563697A1 (ru) | Устройство дл контрол посто нных запоминающих устройств | |
SU1233156A2 (ru) | Устройство дл контрол цифровых блоков | |
SU546888A1 (ru) | Устройство дл контрол цифровых объектов | |
SU1267424A1 (ru) | Устройство дл контрол микропроцессорных программных блоков | |
SU840817A1 (ru) | Устройство дл диагностики системАВТОМАТичЕСКОгО упРАВлЕНи | |
SU1432528A2 (ru) | Устройство дл контрол функционировани логических блоков | |
SU1278855A1 (ru) | Устройство дл контрол и диагностики цифровых блоков | |
SU1681304A1 (ru) | Устройство дл автоматического поиска дефектов в логических блоках | |
SU1345199A2 (ru) | Устройство дл тестового контрол цифровых блоков | |
SU1312580A1 (ru) | Устройство дл контрол и диагностики цифровых блоков | |
SU748303A1 (ru) | Устройство функционального контрол интегральных схем с функцией пам ти | |
SU1667070A1 (ru) | Устройство микропрограммного управлени | |
SU1462325A1 (ru) | Устройство дл контрол последовательности выполнени модулей программ | |
SU1100584A1 (ru) | Устройство дл контрол печатных плат и электрического монтажа | |
SU955072A1 (ru) | Устройство дл проверки функционировани логических схем | |
SU584323A1 (ru) | Устройство дл контрол блоков передачи информации | |
SU634291A1 (ru) | Устройство дл контрол электрического монтажа | |
SU1038926A1 (ru) | Устройство дл задани тестов | |
SU1190383A2 (ru) | Устройство дл контрол цифровых узлов | |
SU613406A1 (ru) | Устройство дл контрол блоков посто нной пам ти | |
SU660053A1 (ru) | Устройство дл контрол микропроцессора | |
SU1269139A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1363213A1 (ru) | Многовходовой сигнатурный анализатор | |
SU549757A1 (ru) | Устройство дл контрол печатных плат | |
SU754365A1 (ru) | Устройство для контроля дискретных объектов 1 |